

# 16位隔离式Σ-Δ型调制器

**AD7402** 

#### 产品特性

10 MHz内部时钟速率

16位无失码

信噪比(SNR): 87 dB(典型值) 有效位数(ENOB): 13.5位(典型值)

典型失调温漂: 1.7 μV/°C

片上数字隔离器 片内基准电压源

满量程模拟输入范围: ±320 mV 工作电压范围: −40°C至+105°C 高共模瞬变抗扰度: >25 kV/μs 8引脚宽体SOIC封装,增加爬电距离 压摆率受限输出以实现低电磁辐射(EMI)

#### 安全和法规认证

UL认证

依据UL 1577,1分钟5000 V rms CSA元件验收通知5A 符合VDE认证 DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 V<sub>IORM</sub> = 1250 V<sub>PEAK</sub>

#### 应用

分路电流监控 交流电机控制 功率和太阳能逆变器 风轮机逆变器 数据采集系统 模数及光隔离器的方案替代

#### 概述

AD7402<sup>1</sup>是一款高性能二阶Σ-Δ型调制器,片上的数字隔离采用ADI公司的*i*Coupler<sup>®</sup>技术,能将模拟输入信号转换为高速单个位数据流。AD7402采用4.5 V至5.5 V (V<sub>DDI</sub>)电源供电,可输入±250 mV差分信号满量程(±320 mV)。该差分输入信号非常适合用于在要求电流隔离的高电压应用中监控分流电压。

模拟输入由高性能模拟调制器连续采样,并转换为数据率为10 MHz且密度为1的数字输出流。通过适当的数字滤波器

1受美国专利5,952,849号、6,873,065号和7,075,329号保护。

#### 功能框图 VDD1 VDD2 AD7402 MCLKOUT CLK ENCODER CLK DECODER REF CLOCK (10MHz) DATA ENCODER VIN ∽мдат Σ-Λ ADC VIN GND<sub>1</sub> GND<sub>1</sub> 图1.

可重构原始信息,以在39 kSPS时实现87 dB的信噪比(SNR)。 串行输入/输出可采用3 V至5.5 V或3.3 V电源(V<sub>DD</sub>)供电。

串行接口采用数字式隔离。通过将高速互补金属氧化物半导体(CMOS)技术和单片变压器技术结合在一起,较之传统光耦合器等其它元件来说,片内隔离能提供更加优异的工作特性。AD7402采用8引脚宽体SOIC封装,工作温度范围为-40°C至+105°C。

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2015 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com

# 目录

工作原理	13
电路信息	13
模拟输入	13
差分输入	14
数字输出	14
应用信息	15
电流检测应用	15
电压检测应用	15
输入滤波器	15
数字滤波器	16
电源考虑	19
接地和布局布线	19
隔离寿命	19
外形尺寸	20
<b>江</b>	20

2015年2月—修订版0: 初始版

## 技术规格

除非另有说明, $V_{DD1}$  = 4.5 V至5.5 V, $V_{DD2}$  = 3 V至5.5 V, $V_{IN}$  + = -250 mV至+250 mV, $V_{IN}$  - = 0 V, $T_A$  = -40°C至+105°C,测试使用Verilog代码所定义的sinc3滤波器,抽取率为256。所有电压均参照其各自的地。

表1.

参数	最小值	典型值	最大值	单位	测试条件/注释
静态性能					
分辨率	16			位	滤波器输出截断至16位
积分非线性(INL) <sup>1</sup>		±1	±5	LSB	
微分非线性(DNL) <sup>1</sup>			±0.99	LSB	保证16位无失码
失调误差1		±0.2	±0.75	mV	
失调漂移与温度		1.7	5	μV/°C	
失调漂移与Vppi的关系		85		μV/V	
增益误差1		0.2	±0.5	% FSR	
增益误差漂移与温度的关系		18	32	ppm/°C	
		11	20	μV/°C	
增益误差漂移与V <sub>DD1</sub> 的关系		0.2		mV/V	
模拟输入					
输入电压范围	-320		+320	mV	
输入共模电压范围		-200至+300			
动态输入电流		±19	±28	μΑ	$V_{IN}+=\pm 250 \text{ mV}, V_{IN}-=0 \text{ V}$
		0.05		μΑ	$V_{IN}+=0 V, V_{IN}-=0 V$
输入电容		14		pF	
动态特性					$V_{IN}$ + = 35 Hz
信纳比(SINAD)1	74	82		dB	
信噪比(SNR) <sup>1</sup>	86	87		dB	
总谐波失真(THD)¹		-84		dB	
峰值谐波或杂散噪声(SFDR) <sup>1</sup>		-84		dB	
有效位数(ENOB)1	12	13.5		位	
无噪声代码分辨率1	14			位	
隔离瞬变抗扰度1	25	30		kV/μs	
逻辑输出					
输出高电压V <sub>OH</sub>	$V_{DD2} - 0.1$			V	$I_0 = -200  \mu A$
输出低电压Vol			0.4	V	$I_0 = +200  \mu A$
电源要求					
$V_{DD1}$	4.5		5.5	V	
$V_{DD2}$	3		5.5	V	
I <sub>DD1</sub>		26	31	mA	$V_{DD1} = 5.5 \text{ V}$
I <sub>DD2</sub>		6	7	mA	$V_{DD2} = 5.5 \text{ V}$
		4.5	5.5	mA	$V_{DD2} = 3.3 \text{ V}$
功耗			209	mW	$V_{DD1} = V_{DD2} = 5.5 \text{ V}$

<sup>1</sup>参见术语部分。

#### 时序规格

除非另有说明, $V_{DD1}$  = 4.5 V至5.5 V, $V_{DD2}$  = 3 V至5.5 V, $T_{A}$  =  $-40^{\circ}$ C至+ $105^{\circ}$ C。

#### 表2.

参数1	最小值	典型值	最大值	单位	描述
f <sub>MCLKOUT</sub> <sup>2</sup>	9.4	10	10.6	MHz	主机时钟输出频率
$t_1^3$			±10	ns	MCLKOUT上升沿后的数据访问时间
$t_2$ <sup>3</sup>	44			ns	MCLKOUT下降沿后的数据保持时间
t <sub>3</sub>	33			ns	主机时钟信号保持低电平状态的时间
t <sub>4</sub>	33			ns	主机时钟信号保持高电平状态的时间

<sup>1</sup>样片在初次发布期间均经过测试,以确保符合标准要求。

³ 定义为输出超过0.8 V或2.0 V(VDD2 = 3 V至3.6 V),或者输出超过0.8 V或0.7 × VDD2(VDD2 = 4.5 V至5.5 V)所需的时间,如图2 所示。用±200 μA负载和25 pF负载电容进行测量。




图2. 数据时序

<sup>2</sup>时钟输出的传号空号比为45/55至55/45。

#### 封装特性

#### 表3.

参数	符号	最小值 典型值 最大值	单位	测试条件/注释
电阻(输入至输出)1	R <sub>I-O</sub>	10 <sup>12</sup>	Ω	
电容(输入至输出)1	$C_{I-O}$	2.2	pF	f = 1 MHz
IC结至环境热阻	$\theta_{JA}$	105	°C/W	热电偶位于封装底部中心,利用细走线的 4层电路板进行测试

<sup>1</sup>假设器件为双端器件:引脚1与引脚4短路,引脚5与引脚8短路。

#### 隔离和安全相关特性

#### 表4.

参数	符号	数值	单位	测试条件/注释
输入至输出瞬时耐受电压	V <sub>ISO</sub>	5000 min	V	持续1分钟
最小外部气隙(间隙)	L(I01)	8.1 min <sup>1, 2</sup>	mm	测量输入端至输出端,隔空最短距离
最小外部爬电距离	L(I02)	8.1 min <sup>1</sup>	mm	测量输入端至输出端,沿壳体最短距离
最小内部间隙		0.034 min	mm	隔离距离
漏电阻抗(相对漏电指数)	CTI	>400	V	DIN IEC 112/VDE 0303第1部分
隔离组		II		材料组(DIN VDE 0110, 1/89, 表1)

<sup>&</sup>lt;sup>1</sup>根据IEC 60950-1指南,应在2级污染度以及≤2000米海拔情况下测量爬电距离和电气间隙。

#### 法规信息

#### 表5.

UL <sup>1</sup>	CSA	VDE <sup>2</sup>
1577器件认可程序认可1	CSA元件验收通知5A批准	DIN V VDE V 0884-10 (VDE V 0884-10) 认证: 2006-12 <sup>2</sup>
5000 V均方根隔离电压单一保护	基本绝缘符合CSA 60950-1-07和IEC 60950-1标准, 810 V rms (1145 V <sub>PEAK</sub> )最大工作电压 <sup>3</sup> 强化绝缘符合CSA 60950-1-07和IEC 60950-1标准, 405 V rms (583 V <sub>PEAK</sub> )最大工作电压 <sup>3</sup> 加强绝缘符合IEC 60601-1标准, 250 V均方根 值(353 V <sub>PEAK</sub> )最大工作电压	强化绝缘符合DIN V V DE V 0884-10 (V DE V 0884-10): 2006-12, 1250 V <sub>PEAK</sub>
文件E214100	文件205078	文件2471900-4880-0001

¹依据UL 1577,每个AD7402-8都经过1秒钟绝缘测试电压≥6000 V rms的验证测试(漏电流检测限值为15 μA)。

<sup>2</sup>焊盘布局时应仔细,确保达到最低电气间隙要求。

<sup>&</sup>lt;sup>2</sup> 依据DIN V VDE V 0884-10,每个AD7402-8都经过1秒钟绝缘测试电压≥2344 V<sub>PEAK</sub>的验证测试(局部放电检测限值为5 pC)。

³额定值计算条件为污染等级2和材料组III。AD7402 RI-8-1封装材料的额定值依据CSA,CTI >400 V,因此为材料组II。

### DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12隔离特性

此隔离器适合安全限制数据范围内的增强电隔离。通过保护电路保持安全数据。

#### 表6.

描述	符号	特性	单位
DIN VDE 0110安装分类			
额定市电电压≤300 V rms		I至IV	
额定市电电压≤450 V rms		I至IV	
额定市电电压≤600 V rms		I至IV	
额定市电电压≤1000V rms		I至IV	
气候分类		40/105/21	
污染度(DIN VDE 0110,表1)		2	
最大工作绝缘电压	V <sub>IORM</sub>	1250	V <sub>PEAK</sub>
输入至输出测试电压,方法B1	$V_{PD(M)}$	2344	V <sub>PEAK</sub>
V <sub>IORM</sub> ×1.875 = V <sub>PR</sub> ,100%生产测试,t <sub>m</sub> = 1秒,局部放电< 5 pC			
输入至输出测试电压,方法A	$V_{PR(M)}$		
跟随环境测试子类1		2000	$V_{PEAK}$
$V_{IORM} \times 1.6 = V_{PR}, t_m = 60$ 秒,局部放电< 5 pC			
跟随输入和/或安全测试子类2/安全测试子类3		1500	$V_{PEAK}$
$V_{IORM} \times 1.2 = V_{PR}, t_m = 60$ 秒,局部放电< 5 pC			
可支持的最高过压(瞬变过压t <sub>rs</sub> = 10秒)	V <sub>IOTM</sub>	8000	$V_{PEAK}$
浪涌隔离电压			
1.2 μs上升时间,50 μs,50%下降时间	V <sub>IOSM</sub>	12000	$V_{PEAK}$
安全限定值(出现故障时允许的最大值,见图3)			
売温	Ts	150	°C
第1侧(P <sub>VDD1</sub> )和第2侧(P <sub>VDD2</sub> )功耗	Pso	1.19	W
T <sub>s</sub> 时的绝缘电阻,V <sub>io</sub> = 500 V	Rio	>109	Ω




图3. 热减额曲线,依据DIN V VDE V 0884-10 获得的安全限值与壳温的关系

### 绝对最大额定值

除非另有说明, $T_A = 25$ °C。所有电压均参照其各自的地。

#### 表7.

额定值
-0.3 V至+6.5 V
-0.3 V至+6.5 V
-1 V至V <sub>DD1</sub> + 0.3 V
-0.3 V至V <sub>DD2</sub> + 0.3 V
±10 mA
-40°C 至+105°C
-65℃至+150℃
150°C
260°C
2 kV
±1250 V
± 4000 V

<sup>&</sup>lt;sup>1</sup>100 mA以下的瞬态电流不会造成硅控整流器(SCR)闩锁。

注意,等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值,并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下,推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

#### 表8.最大连续工作电压1

参数	最大值	单位	约束条件
交流电压 双极性波形	1250	V <sub>PEAK</sub>	最少20年寿命 (VDE认证工作电压)
单极性波形	1250	$V_{PEAK}$	最少20年寿命
直流电压	1250	V <sub>PEAK</sub>	最少20年寿命

<sup>1</sup>指隔离栅上的连续电压幅度。

#### ESD警告



#### ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路,但在遇到高能 量ESD时,器件可能会损坏。因此,应当采取适当的 ESD防范措施,以避免器件性能下降或功能丧失。

 $<sup>^2</sup>$  JESD22-C101;RC网络: 1 $\Omega$ ,封装电容(C $_{pkg}$ );等级: IV。

³ ESDA/JEDEC JS-001-2011, RC网络: 1.5 kΩ, 100 pF, 等级: 3A。

## 引脚配置和功能描述





图4. 引脚配置

#### 表9. 引脚功能描述

-54 310-	T-22 UC 100 VC	
引脚编号	引脚名称	描述
1	VDD1	电源电压: 4.5 V至5.5 V。这是AD7402隔离端的电源电压,参照GND1。
2	VIN+	正向模拟输入。
3	VIN-	负向模拟输入。一般情况下,与GND1相连。
4	GND1	接地1。这是隔离端一侧所有电路的接地基准点。
5	GND2	接地2。这是非隔离端一侧所有电路的接地基准点。
6	MDAT	串行数据输出。单个位调制器输出以串行数据流的形式输入该引脚。各个位在MCLKOUT输入的
		│ 上升沿逐位移出,并在下一个MCLKOUT下降沿有效。
7	MCLKOUT	主时钟逻辑输出,10 MHz(典型值)。调幅器输出的位流在MCLKOUT的下降沿有效。
8	VDD2	电源电压: 3 V至5.5 V。这是非隔离端的电源电压,参照GND2。

## 典型工作特性






图5. PSRR与电源纹波频率的关系




图6. 共模抑制比(CMRR)与共模纹波频率的




图7. SINAD与模拟输入频率的关系




图8. 快速傅里叶变换(FFT)




图9. 典型DNL误差




图10. 典型INL误差




图11. 码中心处的码直方图




图12. SNR和SINAD与温度的关系




图13. THD和SFDR与温度的关系




图14. 失调与温度的关系




图15. 增益误差与温度的关系




图16. 不同温度下I<sub>DDI</sub> 与V<sub>DDI</sub> 的关系




图17. 不同温度下 $I_{DDI}$ 与VIN+直流输入的关系




图18. 不同温度下 $I_{DD2}$ 与 $V_{DD2}$ 的关系




图19. 不同温度下I<sub>DD2</sub>与VIN+直流输入的关系




图20. IIN+与VIN+直流输入的关系




图21. 不同电源电压下时钟频率与温度的关系

### 术语

#### 微分非线性(DNL)

DNL指ADC中任意两个相邻码之间所测得变化值与理想的 1 LSB变化值之间的差异。

#### 积分非线性(INL)

INL指ADC传递函数与一条通过ADC传递函数端点的直线的最大偏差。传递函数的端点是额定负满量程 $-250~{\rm mV}$  ( $VI_{\rm N+}-V_{\rm IN-}$ , 其对应的16位精度代码为7168),以及额定正满量程 $+250~{\rm mV}(V_{\rm IN+}-V_{\rm IN-}$ , 其对应的16位代码为58,368)。

#### 失调误差

失调误差衡量中间代码(16位精度对应值为32,768)与理想值  $V_{N+} - V_{N-}$ (即0 V)之间的差值。

#### 增益误差

增益误差包括正满量程增益误差和负满量程增益误差。正满量程增益误差表示在修正失调误差之后,额定正满量程代码(16位精度对应值为58,368)与理想值 $V_{\rm IN+}-V_{\rm IN-}$  (250 mV)之间的差值。负满量程增益误差表示在修正失调误差之后,额定负满量程代码(16位精度对应值为7168)与理想值 $V_{\rm IN+}-V_{\rm IN-}$  (-250 mV)之间的差值。

#### 信纳比(SINAD)

SINAD是指在ADC输出端测得的信号对噪声及失真比。信号为正弦波的均方根值,噪声为一直到半采样频率(f<sub>s</sub>/2)的所有非基波信号的均方根和,包括谐波,但直流信号除外。

#### 信噪比(SNR)

SNR是指在ADC输出端测得的信号对噪声比。这里的信号 是基波幅值的均方根值。噪声为所有达到采样频率一半 (f<sub>s</sub>/2,直流信号和谐波除外)的非基波信号之和。

在数字化过程中,这个比值的大小取决于量化级数:量化级数越多,量化噪声就越小。对于一个正弦波输入的理想N位转换器,信噪比理论值计算公式为:

信噪比 = (6.02N + 1.76) dB

因此,12位转换器的SNR理论值为74dB。

#### 绝缘瞬变抗扰度

绝缘瞬变抗扰度规定了应用在绝缘临界状态下的绝缘瞬变脉冲上升和下降的速率。如果超过绝缘临界值,可能导致对数据或时钟的损坏。AD7402的测试是施加一频率为100 KHz的瞬变脉冲。

#### 总谐波失真(THD)

THD指所有谐波均方根和与基波的比值。对于AD7402, 其定义为

$$THD(dB) = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2}}{V_1}$$

其中:

V,是基波幅度的均方根值。

V<sub>2</sub>、V<sub>3</sub>、V<sub>4</sub>、V<sub>5</sub>及V<sub>6</sub>是二次到六次谐波幅度的均方根值。

#### 峰值谐波或杂散噪声(SFDR)

峰值谐波或杂散噪声是指在ADC输出频谱(最高达f<sub>s</sub>/2,直流信号除外)中,下一个最大分量的均方根值与基波均方根值的比。通常情况下,此参数值由频谱内的最大谐波决定,但对于谐波淹没于本底噪声内的ADC,它为噪声峰值。

#### 有效位数(ENOB)

ENOB的计算公式为:

ENOB = (SINAD - 1.76)/6.02 (i).

#### 无噪声码分辨率

无噪声码分辨率表示无码闪烁情况下的分辨率,单位为位。N位转换器的无噪声码分辨率定义为:

无噪声码分辨率(位) =  $\log_{2}(2^{N})$  峰峰值噪声)

峰峰值噪声(单位为LSB)在 $VI_{N+} = V_{N-} = 0$  V下测得。

#### 共模抑制比(CMRR)

共模抑制比定义为 $\pm$ 250 mV、频率f下ADC输出功率与频率f。 下施加于共模电压 $V_{IN+}$ 和 $V_{IN-}$ 的 $\pm$ 250 mV峰峰值正弦波功率的 比值。

$$CMRR (dB) = 10 \log(Pf/Pf_s)$$

其中:

Pf为频率f下ADC的输出功率。 Pf。是频率f、下ADC的输出功率。

#### 电源抑制比(PSRR)

电源变化会影响转换器的满量程转换,但不会影响其线性。电源抑制比指由于电源电压偏离标称值所引起的满量程(±250 mV)转换点的最大变化。

### 工作原理

#### 电路信息

AD7402隔离Σ-Δ调制器可将模拟输入信号转换为高速(最高频率为10 MHz)、单个位数据流;调制器输出每个位数据的平均时间与输入信号直接成正比。图22显示使用AD7402在模拟输入、电流检测电阻或分流器和数字输出之间提供隔离的典型应用电路;数字滤波器将对数字输出进行处理,以提供N位字。

#### 模拟输入

AD7402的差分模拟输入功能通过开关电容电路来实现。该电路实现一个二阶调制器级,能够将输入信号转换为1位输出流。采样时钟(MCLKOUT)提供转换过程时钟信号以及输出数据帧时钟。这个时钟源在AD7402内部。调制器连续对模拟输入信号进行采样,并将其与内部电压基准进行比较。精确表示模拟输入随时间变化的数据流出现在转换器的输出端(见图23)。

在理想状态下,0V差分信号可以使MDAT输出引脚完成0-1转换。该输出处于高、低电平状态的时间相等。250 mV差分输入也可生成由0、1组成的数据流,信号处于高电平状态的时间占89.06%。-250 mV差分输入也可生成由0、1组成的数据流,信号处于高电平状态的时间占10.94%。

在理想状态下,320 mV差分输入可生成一个全1数据流。 在理想状态下,-320 mV差分输入可生成一个全0数据流。 绝对满量程范围为±320 mV,而额定满量程性能范围为 ±250 mV,如表10所示。

表10. 模拟输入范围

模拟输入	电压输入(mV)
正满量程数值	+320
额定工作正输入	+250
零	0
额定工作负输入	-250
负满量程数值	-320




图22. 典型应用电路




图23. 模拟输入与调制器输出的关系

为重构原始信息,这一输入必须经过数字滤波和抽取处 理。推荐使用sinc3滤波器;它比AD7402调制器高一阶, 后者是二阶调制器。如果抽取率为256,则生成的16位字 速率为39 kSPS。有关sinc滤波器部署的更多信息,请参阅 "数字滤波器"部分。16位输出模式下,AD7402的传递函数 如图24所示。




图24. 经滤波和抽取后的16位传递函数

#### 差分输入

调制器的模拟输入电路采用开关电路原理。高线性采样电 容将模拟信号转换为电荷。模拟输入的简化等效电路如图 25所示。用于驱动模拟输入的信号源必须能够在每半个 MCLKOUT周期内为采样电容充电,并在接下来的半个周 期内建立至所需精度。




图25. 等效模拟输入电路

由于AD7402对其各个模拟输入引脚上的差分电压信号进行 采样, 因此, 在每个输入端连接一个可提供低共模噪声的 输入电路,可以获得低噪声性能。

#### 数字输出

AD7402 MDAT输出驱动器是一款压摆率受限驱动器。该驱 动器可减少电磁辐射, 从而最大程度降低传导和辐射电磁 干扰。

### 应用信息

#### 电流检测应用

AD7402是电流检测应用的理想器件,电流检测需要监控分流电阻(R<sub>SHUNT</sub>)上的电压。流经外部分流电阻的负载电流在AD7402的输入端产生电压。AD7402可将流经电流检测电阻的模拟输入与数字输出隔离开。通过选择具有不同阻值的分流电阻,可以检测不同的电流。

### 选择R<sub>SHUNT</sub>

与AD7402结合使用的分流电阻(R<sub>SHUNT</sub>)值,由特定应用要求的电压、电流和功率决定。小电阻可降低功耗,而低电感电阻可防止感应产生电压尖峰,良好的容差器件则可减小电流波动。最终选择的电阻值是低功耗与精度这两个要求折中的结果。数值较高的电阻采用ADC的全性能输入范围,从而具有最大的SNR性能。低数值电阻功耗较低,但无法利用全性能输入范围。而AD7402哪怕在较低的输入信号水平下都能提供出色的性能,从而允许使用低数值分流电阻,并保持系统性能。

若要选择合适的分流电阻,首先应确定流过分流电阻的电流。用于三相感应电机的分流电阻电流可表述如下:

$$I_{RMS} = \frac{P_W}{1.73 \times V \times EF \times PF}$$

其中:

 $I_{RMS}$ 是电机相位电流(A rms)  $P_{W}$ 是电机功率(W) V是电机电源电压(V ac) EF是电机效率(%) PF是电源效率(%)

为了确定分流电阻峰值检测电流I<sub>SENSE</sub>,应考虑电机相位电流以及系统中可能出现的全部过载。当峰值检测电流已知时,将AD7402的电压范围(±250 mV)除以峰值检测电流,以获得最大分流值。

如果分流电阻的功耗过大,可以减小分流电阻,此时所用的ADC输入范围较小。图26显示不同输入信号幅度下的SINAD性能特性以及AD7402的ENOB分辨率。图27显示直流输入信号幅度的均方根噪声性能。AD7402在较低输入信号范围内的性能允许使用较小的分流值,同时依旧保持高性能水平和整体系统效率。




图26. SINAD与V<sub>INL</sub>交流输入信号幅度的关系




图27. RMS噪声与V<sub>IN+</sub>直流输入信号幅度的关系

R<sub>SHUNT</sub>必须能够承受大小为I2R的功耗。如果超过该电阻的功耗额定值,则其值可能会漂移,或者电阻受损而造成开路。该开路可能会导致AD7402引脚上的差分电压超过绝对最大额定值。如果I<sub>SENSE</sub>的高频成分较大,请选择电感较低的电阻。

#### 电压检测应用

AD7402还可用于监控隔离电压。例如,在电动机控制应用中,该器件可以用来检测总线电压。在某些应用中,需要被检测的电压可能超出AD7402的额定模拟输入电压范围,这时,可以利用一个分压器网络将监控电压降至所需的范围内。

#### 输入滤波器

在直接测量分流电阻电压的典型用例中,可在每个输入端使用一个简单的RC低通滤波器,并将AD7402直接连接在分流电阻的两端。

驱动差分输入以实现最佳性能的推荐电路配置如图28所示。两个模拟输入引脚各连接一个RC低通滤波器。推荐电阻值为10 Ω,电容值为220 pF。如果可能,应保证各个模拟输入引脚的源阻抗相等,以降低失调误差。




图28. RC低通滤波器输入网络

AD7402的输入滤波器配置不限于图28中的低通结构。图29中的差分RC滤波器配置同样可提供出色的性能。推荐电阻值为22  $\Omega$ ,电容值为47 pF。




图29. 差分RC滤波器网络

图30比较了不同电阻和电容值时,图28和图29中输入滤波器结构的典型性能。




图30. 不同电阻和电容值时,不同滤波器结构的 SNR与抽取速率的关系

#### 数字滤波器

AD7402的输出为连续数字位流。为重构原始输入信号信息,这一输出位流需要经过数字滤波和抽取处理。建议使用sinc滤波器,因为其结构简单。推荐使用sinc3滤波器;它比AD7402调制器高一阶,后者是二阶调制器。滤波器选择、抽取速率以及所用的调制器时钟确定总系统分辨率和

吞吐速率。如图31所示,抽取率越高,系统的精度越高。 但精度与吞吐率之间存在一定程度的折衷,因此,较高的 抽取率产生吞吐率较低的解决方案。




图31. 不同Sincx滤波器阶数时, SNR与抽取速率的关系

建议将AD7402与一个sinc3滤波器搭配使用。该滤波器可在现场可编程门阵列(FPGA)或数字信号处理器(DSP)上实现。

等式1描述sinc滤波器的传递函数。

$$H(z) = \left(\frac{1}{DR} \frac{(1 - Z^{-DR})}{(1 - Z^{-1})}\right)^{N}$$
 (1)

其中, DR是抽取速率, N是sinc滤波器阶数。sinc滤波器的 吞吐速率由所选调制器时钟和抽取速率决定。

Throughput = 
$$\frac{MCLK}{DR}$$

其中, MCLK是调制器时钟频率。

随着抽取速率上升, sinc滤波器的数据输出大小也会增加。等式3表示输出数据大小。16个最高有效位用来返回16位结果。

数据大小 = 
$$N \times \log_2 DR$$
 (3)

对于sinc³滤波器而言,可由滤波器传递函数(等式1)得到-3 dB 滤波器响应点,该值为吞吐速率的0.262倍。三阶sinc滤波器的特性总结见表11。

表11. Sinc3滤波器特性(10 MHz)

	***************************************			
抽取率(DR)	吞吐速率 (kHz)	输出数据 大小(位)	滤波器响应 (kHz)	
32	312.5	15	81.8	
64	156.2	18	40.9	
128	78.1	21	20.4	
256	39.1	24	10.2	
512	19.55	27	5.1	

下列Verilog代码提供在Xilinx® Spartan®-6 FPGA上实现sinc3 滤波器的示例。注意,数据在负时钟边沿读取。建议在负时钟边沿上读入数据。可对代码进行配置,以适应从32到4096的抽取速率。

```
module dec256sinc24b
input mclk1, /* used to clk filter */
input reset, /* used to reset filter */
input mdata1, /* input data to be filtered
output reg [15:0] DATA, /* filtered output
output reg data en,
input [15:0] dec rate
/* Data is read on negative clk edge */
reg [36:0] ip_data1;
reg [36:0] acc1;
reg [36:0] acc2;
reg [36:0] acc3;
reg [36:0] acc3 d2;
reg [36:0] diff\overline{1};
reg [36:0] diff2;
reg [36:0] diff3;
reg [36:0] diff1 d;
reg [36:0] diff2 d;
reg [15:0] word count;
reg word clk;
reg enable;
/*Perform the Sinc action*/
always @ (mdata1)
if (mdata1==0)
       ip_data1 <= 37'd0;</pre>
        /* change 0 to a -1 for twos
complement */
else
       ip data1 <= 37'd1;
/*Accumulator (Integrator)
Perform the accumulation (IIR) at the speed
of the modulator.
{\tt Z} = one sample delay MCLKOUT = modulators
conversion bit rate */
   MCI KIN
                    ACC1+
                               ACC2+
                                            ACC3+
  IP DATA1
                  图32. 累加器
always @ (negedge mclk1, posedge reset)
begin
        if (reset)
       begin
        /* initialize acc registers on reset
*/
               acc1 <= 37'd0;
```

acc2 <= 37'd0;

```
acc3 <= 37'd0;
       end
       else
       begin
       /*perform accumulation process */
              acc1 <= acc1 + ip data1;</pre>
              acc2 \le acc2 + acc1;
              acc3 \le acc3 + acc2;
       end
end
/*decimation stage (MCLKOUT/WORD CLK) */
always @ (negedge mclk1, posedge reset)
begin
       if (reset)
              word count <= 16'd0;
       else
       begin
              if ( word count == dec rate -
1)
                     word count <= 16'd0;</pre>
              else
                     word count <= word count
+ 16'b1;
       end
end
always @ ( negedge mclk1, posedge reset )
begin
       if ( reset )
              word_clk <= 1'b0;</pre>
       else
       begin
              if ( word count == dec rate/2 -
1)
                     word clk <= 1'b1;
              else if ( word count ==
dec rate - 1 )
                     word clk <= 1'b0;
       end
end
/*Differentiator (including decimation
stage)
Perform the differentiation stage (FIR) at a
lower speed.
Z = one sample delay WORD CLK = output word
rate */
                     DIFF1
                               DIFF2
                                          DIFF3
               7-1
  WORD_CLK _
                   图33. 差分器
always @ (negedge word clk, posedge reset)
begin
       if(reset)
       begin
              acc3_d2 <= 37'd0;
              diff1 d <= 37'd0;
```

diff2 d <= 37'd0;

```
diff1 <= 37'd0;
                                                                    end
              diff2 <= 37'd0;
                                                                    default:begin
              diff3 <= 37'd0;
                                                                          DATA <= (diff3[24:8] ==
                                                      17'h10000) ? 16'hFFFF : diff3[23:8];
       end
                                                                   end
                                                             endcase
       else
       begin
                                                      end
              diff1 <= acc3 - acc3_d2;</pre>
              diff2 \le diff1 - diff1 d;
                                                      /* Synchronize Data Output*/
              diff3 <= diff2 - diff2 d;</pre>
                                                      always@ (negedge mclk1, posedge reset )
              acc3_d2 <= acc3;
                                                      begin
              diff1_d <= diff1;
                                                             if ( reset )
              diff2 d <= diff2;
                                                             begin
                                                                    data en <= 1'b0;
                                                                   enable <= 1'b1;
      end
                                                             end
                                                             else
end
                                                            begin
                                                                    if ( (word count == dec rate/2
/* Clock the Sinc output into an output
                                                      - 1) && enable )
register
                                                                   begin
WORD CLK = output word rate */
                                                                           data en <= 1'b1;
                                                                          enable <= 1'b0;
          WORD_CLK -
                                                                    end
                                                                   else if ( (word_count ==
                                                     dec rate - 1) && ~enable )
                   DIFF3
                               DATA 8
                                                                   begin
         图34. Sinc3 输出时钟输入输出寄存器
                                                                           data en <= 1'b0;
                                                                           enable <= 1'b1;
                                                                    end
always @ (negedge word clk )
begin
                                                                    else
                                                                          data en <= 1'b0;
       case ( dec rate )
                                                            end
             16'd32:begin
                                                      end
                    DATA <= (diff3[15:0] ==
16'h8000) ? 16'hFFFF : {diff3[14:0], 1'b0};
                                                      endmodule
              end
              16'd64:begin
                    DATA <= (diff3[18:2] ==
17'h10000) ? 16'hFFFF : diff3[17:2];
              end
              16'd128:begin
                    DATA <= (diff3[21:5] ==
17'h10000) ? 16'hFFFF : diff3[20:5];
              end
              16'd256:begin
                    DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
              end
              16'd512:begin
                    DATA <= (diff3[27:11] ==
17'h10000) ? 16'hFFFF : diff3[26:11];
              end
              16'd1024:begin
                    DATA <= (diff3[30:14] ==
17'h10000) ? 16'hFFFF : diff3[29:14];
              end
              16'd2048:begin
                    DATA <= (diff3[33:17] ==
17'h10000) ? 16'hFFFF : diff3[32:17];
              end
              16'd4096:begin
                    DATA <= (diff3[36:20] ==
17'h10000) ? 16'hFFFF : diff3[35:20];
```

#### 申源考虑

AD7402需要一个5 V VDD1电源,这可通过多种方式来实现。 方法之一是使用ADuM6000等隔离式DC-DC转换器。此方 法在隔离栅上提供一个5 V稳压直流电源。注意,ADuM6000 的固有隔离性能低于AD7402。




图35. ADuM6000隔离式5 V DC-DC稳压器示例

另一种方法是利用ADP2441等降压DC-DC稳压器调节隔离 栅高压端上的直流电源。




图36. ADP2441降压DC-DC稳压器示例

#### 接地和布局布线

建议 $V_{\rm DD1}$ 通过 $10~\mu F$ 电容与1~n F电容的并联去耦至 $GND_1$ 。采用100~n F电容将 $V_{\rm DD2}$ 电源去耦至 $GND_2$ 。在具有高共模瞬变的应用中,应确保隔离栅两端的电路板耦合最小。此外,如此设计电路板布局,任何耦合都不会出现并影响器件侧所有的引脚。如果不满足等量去耦要求,将会使引脚间的电压差异超过器件的绝对最大额定值,造成器件闩锁或者永久损坏。所有去耦电容都应尽量靠近电源引脚。

应尽量降低模拟输入端的串连电阻,以避免产生信号失真(尤其在高温条件下)。如果可能,应保证各个模拟输入引脚的源阻抗相等,以降低失调误差。注意失配和热电偶对模拟输入印刷电路板(PCB)走线的影响,以降低失调漂移。

#### 隔离寿命


所有的隔离结构在长时间的电压作用下,最终会被破坏。 隔离衰减率由施加在隔离层上的电压波形特性决定。除了 监管机构所执行的测试外,ADI公司还进行一系列广泛的 评估来确定AD7402内部隔离结构的寿命。

ADI公司使用超过额定连续工作电压的电压执行加速寿命测试。确定多种工作条件下的加速系数,利用这些系数可以计算实际工作电压下的失效时间。表8中显示的值总结了双极性交流工作条件下20年工作寿命的峰值电压以及VDE认可的最大工作电压。

在这些测试中,AD7402承受连续的交叉绝缘电压。为了加速错误的发生,测试电压都超过正常电压值。这些单元的故障时间值被记录下来并用于计算加速系数。加速系数接着用于计算正常工作条件下的故障时间。表8中列出的是以下两个值中的较低者:

- 确保器件至少可使用20年的数值。
- VDE最大认证工作电压。

注意, AD7402的使用寿命随施加于隔离栅的波形类型而异。*i*Coupler隔离结构以不同速率衰减,这由波形是否为双极性交流、单极性交流或直流决定。图37、图38和图39显示了不同隔离电压波形。



## 外形尺寸




图40.8引脚标准小型封装,具有增强的爬电性能[SOIC\_IC] 宽体 (RI-8-1) 图示尺寸单位:mm

#### 订购指南

型 <del>号</del> '	温度范围	封装描述	封装选项	
AD7402-8BRIZ	-40°C至+105°C	8引脚标准小型封装,增加爬电距离[SOIC_IC]	RI-8-1	
AD7402-8BRIZ-RL	-40°C至+105°C	8引脚标准小型封装,增加爬电距离[SOIC_IC]	RI-8-1	
AD7402-8BRIZ-RL7	-40°C至+105°C	8引脚标准小型封装,增加爬电距离[SOIC_IC]	RI-8-1	
EVAL-AD7402-8FMCZ		评估板		

<sup>&</sup>lt;sup>1</sup>Z=符合RoHS标准的器件。