
带边沿检测的 I/O 端口

目录

本章包括下列主题：

1.0	简介	2
2.0	控制寄存器	3
3.0	外设引脚选择 (PPS)	6
4.0	节能模式下的工作	20
5.0	各种复位的影响	20
6.0	相关应用笔记	21
7.0	版本历史	22

dsPIC33/PIC24 系列参考手册

注： 本系列参考手册章节旨在用作对器件数据手册的补充。某些 dsPIC33/PIC24 器件为双内核，包含主和从 CPU 内核。对于单内核 dsPIC33/PIC24 器件，请忽略任何从内核特定的参考信息。本手册可能不适用于某些 dsPIC33/PIC24 器件，具体取决于器件型号。请参见最新器件数据手册中“**I/O 端口**”章节开头部分的注，以检查本文档是否支持您所使用的器件。
器件数据手册和系列参考手册章节可从 Microchip 网站下载：<http://www.microchip.com>。

1.0 简介

通用 I/O 引脚可视为最简单的外设。这些 I/O 引脚允许 dsPIC33/PIC24 单片机监视和控制其他器件。为了增加器件的灵活性和功能性，一些引脚会被其他功能复用。这些功能取决于器件上所具有的外设功能。一般来说，当某个外设正在工作时，其相应的引脚就不能用作通用 I/O 引脚。

端口的主和从内核输出功能由器件特定的配置寄存器 FCFGPR0 至 FCFGPRE0 定义。当这些配置位保持为“1”时，引脚的所有权（仅输出功能）属于主内核；当这些位保持为“0”时，引脚的所有权属于从内核。I/O 的输入功能对主和从内核均有效。配置寄存器 FCFGPR0 至 FCFGPRE0 对输入功能没有任何控制权。


更多信息，请参见具体器件的数据手册。

以下是带边沿检测模块的 I/O 端口的一些主要特性：

- 可单独使能 / 禁止输出引脚的漏极开路
- 可单独使能 / 禁止输入引脚的上拉电阻
- 监视某些输入并在出现不匹配的情况时产生中断
- 可在休眠和空闲模式下继续工作

图 1-1 显示了一个典型 I/O 端口结构的框图。此框图不考虑在 I/O 引脚上复用的外设功能。

图 1-1: 典型端口结构框图



2.0 控制寄存器

注： 并非所有寄存器和相关位都在所有器件上可用。要确定可用性，请参见具体器件的数据手册中的“**I/O 端口**”章节。

在读取和写入任何 I/O 端口之前，应为应用正确配置所需的一个或多个引脚。每个 I/O 端口都有 9 个直接与端口工作相关的寄存器和一个控制寄存器。每个 I/O 端口引脚在这些寄存器中都有相应的位。在本章节中，字母“x”表示任何或全部端口模块实例。例如，TRISx 表示 TRISA、TRISB 和 TRISC 等。对于特定器件无效的任何位及其相关的数据和控制寄存器都将被禁止并读为零。

关于本章节中寄存器的更多信息，请参见具体器件的数据手册中的“**I/O 端口**”章节。

2.1 用于配置三态功能的寄存器（TRISx）

TRISx 寄存器可配置流经端口 I/O 引脚的数据方向流。TRISx 寄存器位确定 PORTx I/O 引脚是输入还是输出引脚。

- 如果数据方向位为“1”，相应的 I/O 端口引脚为输入引脚。
- 如果数据方向位为“0”，相应的 I/O 端口引脚为输出引脚。
- 从 TRISx 寄存器读取时将读取写入到该寄存器的最后一个值。
- 上电复位（Power-on Reset, POR）后，所有 I/O 端口引脚均定义为输入。

注： 建议在将 I/O 引脚设为输入（TRISx = 1）之前，将引脚设为输出并驱动为零（TRISx = 0, LATx = 0）；这将有助于对 I/O 引脚内部的寄生电容进行放电。

2.2 用于配置端口功能的寄存器（PORTx）

PORTx 寄存器允许访问 I/O 引脚：

- 写入到 PORTx 寄存器将写入到相应的 LATx 寄存器（PORTx 数据锁存器）。配置为输出的 I/O 端口引脚将被更新。
- 写入到 PORTx 寄存器实际上与写入到 LATx 寄存器是一样的。
- 从 PORTx 寄存器读取将读取应用到端口 I/O 引脚的同步信号。

2.3 用于配置锁存功能的寄存器（LATx）

LATx 寄存器（PORTx 数据锁存器）可保存写入到端口 I/O 引脚的数据：

- 写入到 LATx 寄存器时会将数据锁存到相应的端口 I/O 引脚。配置为输出的 I/O 端口引脚将被更新。
- 从 LATx 寄存器读取将读取保存在 PORTx 数据锁存器中的数据，而不是从端口 I/O 引脚读取。

2.4 漏极开路配置寄存器（ODCx）

可以单独将每个 I/O 引脚配置为常规数字输出或漏极开路输出。这是由与每个 I/O 引脚相关的漏极开路控制寄存器 ODCx 控制的。如果 I/O 引脚的 ODCx 位为“1”，引脚将作为漏极开路输出。如果 I/O 引脚的 ODCx 位为“0”，将引脚配置为常规数字输出（ODCx 位仅对输出引脚有效）。复位后，ODCx 寄存器所有位的状态将置为“0”。

漏极开路特性允许使用外部上拉电阻在任何所需的 5V 耐压引脚上产生高于 VDD（如 5V）的输出电压。所允许的最大漏极开路电压与最大 VIH 规范相同。ODCx 寄存器设置在所有 I/O 模式下均有效，允许输出作为漏极开路，即使在由外设控制引脚时也是如此。尽管用户可以通过操控相应的 LATx 和 TRISx 位达到相同效果，但这么操作时，（除了 I²C 引脚的默认操作）外设将不能在漏极开路模式下运行。由于 I²C 引脚已经是漏极开路引脚，因此 ODCx 设置不会影响 I²C 引脚。此外，ODCx 设置不会影响 JTAG 输出特性，因为会在 ODCx 逻辑和 I/O 之间插入 JTAG 扫描单元。

2.5 用于配置模拟和数字端口引脚的寄存器 (ANSELx)

ANSELx 寄存器用于控制模拟端口引脚的操作。如果要使端口引脚用作模拟输入，其相应的 ANSELx 和 TRISx 位必须置 1。要将端口引脚用于带有数字模块（例如，定时器和 UART 等）的 I/O 功能，相应的 ANSELx 位必须清零。

ANSELx 寄存器具有默认值 0xFFFF；因此，所有共用模拟功能的引脚均默认为模拟（而非数字）引脚。

如果 TRISx 位清零（输出），而 ANSELx 位置 1，则会通过一个模拟外设（例如，ADC 模块或比较器模块）转换数字输出电平（VoH 或 VoL）。

当读取 PORTx 寄存器时，所有配置为模拟输入通道的引脚均读为零（低电平）。

配置为数字输入的引脚将不会对模拟输入进行转换。对于任何定义为数字输入的引脚（包括 ANx 引脚），引脚上施加的模拟电压可能导致输入缓冲器消耗的电流超出器件规范。

2.6 输入电平变化通知 (CN) 寄存器

I/O 端口的输入电平变化通知 (CN) 功能允许 dsPIC33/PIC24 器件在某些输入引脚发生状态变化 (Change-Of-State, COS) 时，向处理器发出中断请求。该特性可检测输入状态变化，即使在休眠模式下、禁止时钟时。

下列控制寄存器与每个 I/O 端口的 CN 功能相关：

- 电平变化通知上拉使能 (CNPUx)
- 电平变化通知下拉使能 (CNPDX)
- 电平变化通知控制 (CNCONx) ([寄存器 2-1](#))
- 电平变化通知使能 / 负边沿控制 (CNEN0x)
- 电平变化通知正边沿控制 (CNEN1x)
- 电平变化通知状态不匹配事件 (CNSTATx)
- 电平变化通知状态使能边沿事件 (CNFX)

每个 I/O 引脚都有与之相连的弱上拉和弱下拉。上拉充当连接到该引脚的拉电流或灌电流源，当连接按钮或键盘设备时，不再需要使用外部电阻。可使用包含每个引脚控制位的 CNPUx 和 CNPDX 寄存器分别使能各个上拉和下拉。将任一控制位置 1 均可使能相应引脚的弱上拉和 / 或下拉功能。

注： 当端口引脚被配置为数字输出时，电平变化通知引脚上的上拉和下拉应始终被禁止。

CNCONx 寄存器提供电平变化通知控制。CNSTYLE 位将选择标准不匹配模式或可配置的边沿检测模式。

CNSTLYE 清零后（不匹配模式），CNEN0x 寄存器包含每个输入引脚的 CN 中断允许控制位。将其中任一位置 1 将允许相应引脚的 CN 中断。CNFX 位用作不匹配模式事件状态标志。

如果 CNSTYLE 位置 1（边沿检测模式），CNEN0x 寄存器将用于使能 / 禁止给定引脚的负边沿事件，CNEN1x 用于使能 / 禁止给定引脚的正边沿事件。CNSTATx 位用作边沿检测事件状态标志。

在没有 CNSTYLE 位的器件上，边沿检测模式不可用，CN 逻辑将在标准不匹配模式下工作。

寄存器 2-1: **CNCONx**: 电平变化通知控制 x 寄存器

R/W-0	U-0	U-0	U-0	R/W-0	U-0	U-0	U-0
ON	—	—	—	CNSTYLE	—	—	—
bit 15				bit 8			
U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
—	—	—	—	—	—	—	—
bit 7				bit 0			

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
-n = POR 时的值	1 = 置 1	0 = 清零
		x = 未知

- bit 15 **ON:** 电平变化通知 (CN) 控制使能位
1 = 使能 CN
0 = 禁止 CN
- bit 14-12 **未实现:** 读为 0
- bit 11 **CNSTYLE:** CN 边沿检测类型控制位
1 = 边沿方式 (检测在 CNEN0x/CNEN1x 中配置的边沿跳变, CNFx<15:0> 位用于指示电平变化通知事件)
0 = 不匹配方式 (检测相对于上次端口读操作的变化, CNSTATx<15:0> 位用于指示电平变化通知事件)
- bit 10-0 **未实现:** 读为 0

2.7 外设引脚选择 (PPS) 寄存器

外设引脚选择输入寄存器 RPINRx 和外设引脚选择输出寄存器 RPORx 提供对 PPS 输入和输出映射的控制。关于配置这些寄存器的详细信息, 请参见第 3.3.1 节“输入映射”和第 3.3.2 节“输出映射”。

注: dsPIC33/PIC24 器件的 RPINRx 和 RPORx 寄存器数量可能存在差异。更多信息, 请参见具体器件的数据手册。

3.0 外设引脚选择 (PPS)

通用器件的主要挑战是如何在提供尽可能多的外设功能的同时最大程度减少与 I/O 引脚功能的冲突。在低引脚数器件上，这一挑战更为严峻。在需要多个外设共用一个引脚的应用中，要在应用程序代码中进行变通比较困难，换句话说彻底重新设计可能是唯一的选择。

外设引脚选择 (PPS) 配置提供了这些选择的替代方法，使用户可以在较宽的 I/O 引脚范围内选择和配置外设功能。通过增加特定器件上可用的引脚分配选项，用户可以让他们更适应他们的整个应用，而不必通过修改应用来适应器件。

外设引脚选择配置功能对固定的一部分数字 I/O 引脚进行操作。用户可以将大多数数字外设的输入和 / 或输出独立地映射到这些 I/O 引脚中的任何一个。外设引脚选择通过软件执行，通常不需要对器件进行重新编程。一旦建立了外设映射，就同时包含了硬件保护，可以防止对外设映射的意外或错误更改。

3.1 可用的引脚

可用引脚的数目取决于特定器件及其引脚数。支持外设引脚选择功能的引脚在其完整引脚标识中包含“RPn”，其中“RP”指的是可重映射的外设，“n”指的是可重映射的端口号。请注意，对于器件的原理图符号，可重映射输入引脚指定为 RPIn，可重映射输出引脚指定为 RPn。

注： 某些“RPn”引脚不能用于输出功能。有关可用 RPn 引脚及其功能的信息，请参见具体器件的数据手册。

3.2 可用的外设

外设引脚选择管理的外设都是仅数字功能的外设。这些外设包括一般串行通信 (UART 和 SPI)、通用定时器时钟输入、与定时器相关的外设 (输入捕捉和输出比较) 以及电平变化中断输入。

相比较而言，一些仅数字功能的外设模块不能使用外设引脚选择功能。这是因为此类外设功能需要在特定端口上具有特殊 I/O 电路，不容易连接到多个引脚。这些模块包括 I²C 和电机控制 PWM。类似的要求排除了所有带模拟输入的模块，例如 A/D 转换器。

注： 关于外设引脚选择支持的外设的具体列表，请参考器件的数据手册。

可重映射和不可重映射外设之间的主要差异在于可重映射外设与默认的 I/O 引脚无关。在使用外设前必须始终将外设分配给特定的 I/O 引脚。而不可重映射外设始终可使用默认引脚，只要该外设有效且与其他外设不冲突即可。

当某个可重映射外设给定 I/O 引脚上有效时，它的优先级高于所有其他数字 I/O 以及与该引脚相关的数字通信外设。优先级与被映射外设的类型无关。但是，可重映射外设的优先级始终低于与该引脚相关的任何模拟功能。

3.3 控制外设引脚选择

外设引脚选择功能由两组 SFR 控制：一组用于映射外设输入，另一组用于映射输出。由于输入和输出是单独控制的，因此特定外设的输入和输出 (若该外设都有) 可分配到任一可选功能引脚上，而不会有任何约束。

外设与外设可选择引脚之间的关系用两种不同的方式进行处理，具体取决于被映射的是输入还是输出。


3.3.1 输入映射

外设引脚选择选项的输入基于外设进行映射，即，与外设相关的控制寄存器指示要将外设映射到的引脚。RPINR_x 寄存器用于配置外设输入映射（关于寄存器详细信息，请参见具体器件的数据手册）。每个寄存器包含 8 位位域组，每组都与可重映射外设之一相关。用适当的 8 位值编程给定外设的位域，会将具有相应值的 RP_n 引脚映射到该外设。对于任何给定的器件，任何位域的有效值范围与器件所支持的外设引脚选择的数目相对应。

注： 并非所有器件都提供了全部 RP_n 引脚。有关可用的 RP_n 引脚，请参见具体器件的数据手册。

例如，图 3-1 显示了 U1RX 输入的可重映射引脚选择。

图 3-1: U1RX 的可重映射输入



dsPIC33/PIC24 系列参考手册

表 3-1: 可选的输入源 (将输入映射到功能)

输入名称 ⁽¹⁾	功能名称	寄存器	配置位
外部中断 1	INT1	RPINR0	INT1R<7:0>
外部中断 2	INT2	RPINR1	INT2R<7:0>
外部中断 3	INT3	RPINR1	INT3R<7:0>
Timer1 外部时钟	T1CK	RPINR2	T1CK<7:0>
SCCP Timer1	TCKI1	RPINR3	TCKI1R<7:0>
SCCP 捕捉 1	ICM1	RPINR3	ICM1R<7:0>
SCCP Timer2	TCKI2	RPINR4	TCKI2R<7:0>
SCCP 捕捉 2	ICM2	RPINR4	ICM2R<7:0>
SCCP Timer3	TCKI3	RPINR5	TCKI3R<7:0>
SCCP 捕捉 3	ICM3	RPINR5	ICM3R<7:0>
SCCP Timer4	TCKI4	RPINR6	TCKI4R<7:0>
SCCP 捕捉 4	ICM4	RPINR6	ICM4R<7:0>
SCCP Timer5	TCKI5	RPINR7	TCKI5R<7:0>
SCCP 捕捉 5	ICM5	RPINR7	ICM5R<7:0>
SCCP Timer6	TCKI6	RPINR8	TCKI6R<7:0>
SCCP 捕捉 6	ICM6	RPINR8	ICM6R<7:0>
SCCP Timer7	TCKI7	RPINR9	TCKI7R<7:0>
SCCP 捕捉 7	ICM7	RPINR9	ICM7R<7:0>
SCCP Timer8	TCKI8	RPINR10	TCKI8R<7:0>
SCCP 捕捉 8	ICM8	RPINR10	ICM8R<7:0>
SCCP 故障 A	OCFA	RPINR11	OCFAR<7:0>
SCCP 故障 B	OCFB	RPINR11	OCFBR<7:0>
PWM 输入 8	PCI8	RPINR12	PCI8R<7:0>
PWM 输入 9	PCI9	RPINR12	PCI9R<7:0>
PWM 输入 10	PCI10	RPINR13	PCI10R<7:0>
PWM 输入 11	PCI11	RPINR13	PCI11R<7:0>
QEI 输入 A	QEIA1	RPINR14	QEIA1R<7:0>
QEI 输入 B	QEIB1	RPINR14	QEIB1R<7:0>
QEI 索引 1 输入	QEINDX1	RPINR15	QEINDX1R<7:0>
QEI 起始位置 1 输入	QEIHOM1	RPINR15	QEIHOM1R<7:0>
UART1 接收	U1RX	RPINR18	U1RXR<7:0>
UART1 数据准备就绪	U1DSR	RPINR18	U1DSRR<7:0>
UART2 接收	U2RX	RPINR19	U2RXR<7:0>
UART2 数据准备就绪	U2DSR	RPINR19	U2DSRR<7:0>
SPI1 数据输入	SDI1	RPINR20	SDI1R<7:0>
SPI1 时钟输入	SCK1IN	RPINR20	SCK1R<7:0>
SPI1 从选择	SS1	RPINR21	SS1R<7:0>
参考时钟输入	REFOI	RPINR21	REFOIR<7:0>
SPI2 数据输入	SDI2	RPINR22	SDI2R<7:0>
SPI2 时钟输入	SCK2IN	RPINR22	SCK2R<7:0>
SPI2 从选择	SS2	RPINR23	SS2R<7:0>
UART1 允许发送	U1CTS	RPINR23	U1CTSR<7:0>
CAN1 输入	CAN1RX	RPINR26	CAN1RXR<7:0>

注 1: 除非另外声明, 否则所有输入均使用施密特触发器输入缓冲器。

表 3-1: 可选择的输入源（将输入映射到功能）（续）

输入名称 ⁽¹⁾	功能名称	寄存器	配置位
UART2 允许发送	U2CTS	RPINR30	U2CTSR<7:0>
PWM 输入 17	PCI17	RPINR37	PCI17R<7:0>
PWM 输入 18	PCI18	RPINR38	PCI18R<7:0>
PWM 输入 12	PCI12	RPINR42	PCI12R<7:0>
PWM 输入 13	PCI13	RPINR42	PCI13R<7:0>
PWM 输入 14	PCI14	RPINR43	PCI14R<7:0>
PWM 输入 15	PCI15	RPINR43	PCI15R<7:0>
PWM 输入 16	PCI16	RPINR44	PCI16R<7:0>
SENT1 输入	SENT1	RPINR44	SENT1R<7:0>
SENT2 输入	SENT2	RPINR45	SENT2R<7:0>
CLC 输入 A	CLCINA	RPINR45	CLCINAR<7:0>
CLC 输入 B	CLCINB	RPINR46	CLCINBR<7:0>
CLC 输入 C	CLCINC	RPINR46	CLCINCR<7:0>
CLC 输入 D	CLCIND	RPINR47	CLCINDR<7:0>
ADC 触发信号输入（ADTRIG31）	ADCTRG	RPINR47	ADCTRGR<7:0>

注 1: 除非另外声明，否则所有输入均使用施密特触发器输入缓冲器。

注: 表 3-1 和图 3-1 展示了通用器件的一些可选择输入源示例。更多信息，请参见具体器件的数据手册。

3.3.2 输出映射

与输入不同，PPS 选项的输出根据引脚进行映射。在这种情况下，与特定引脚相关的控制寄存器指示要映射的外设输出。RPORx 寄存器用于控制输出映射。每个寄存器包含 6 位域组，每组都与一个 RPn 引脚相关（关于寄存器的详细信息，请参见具体器件的数据手册）。位域的值与外设之一相对应，并且该外设的输出被映射到该引脚（参见表 3-2 和图 3-2）。

空输出与输出寄存器复位值“0”相关。这样做可确保在默认情况下，可重映射输出保持与所有输出引脚之间的断开状态。

图 3-2: RPn 的可重映射输出的多路选择




表 3-2: 可重映射引脚 (RPn) 的输出选择

功能	RPnR<5:0>	输出名称
默认端口	000000	RPn 连接到默认引脚
U1TX	000001	RPn 连接到 UART1 发送
U1RTS	000010	RPn 连接到 UART1 请求发送
U2TX	000011	RPn 连接到 UART2 发送
U2RTS	000100	RPn 连接到 UART2 请求发送
SDO1	000101	RPn 连接到 SPI1 数据输出
SCK1	000110	RPn 连接到 SPI1 时钟输出
SS1	000111	RPn 连接到 SPI1 从选择
SDO2	001000	RPn 连接到 SPI2 数据输出
SCK2	001001	RPn 连接到 SPI2 时钟输出
SS2	001010	RPn 连接到 SPI2 从选择
REFCLKO	001110	RPn 连接到参考时钟输出
OCM1	001111	RPn 连接到 SCCP1 输出
OCM2	010000	RPn 连接到 SCCP2 输出
OCM3	010001	RPn 连接到 SCCP3 输出
OCM4	010010	RPn 连接到 SCCP4 输出
OCM5	010011	RPn 连接到 SCCP5 输出
OCM6	010100	RPn 连接到 SCCP6 输出
CAN1	010101	RPn 连接到 CAN1 输出
CMP1	010111	RPn 连接到比较器 1 输出
PWM4H	100010	RPn 连接到 PWM4H 输出

表 3-2: 可重映射引脚 (RPn) 的输出选择 (续)

功能	RPnR<5:0>	输出名称
PWM4L	100011	RPn 连接到 PWM4L 输出
PWMEA	100100	RPn 连接到 PWM 事件 A 输出
PWMEB	100101	RPn 连接到 PWM 事件 B 输出
QEICMP	100110	RPn 连接到 QEI 比较器输出
CLC1OUT	101000	RPn 连接到 CLC1 输出
CLC2OUT	101001	RPn 连接到 CLC2 输出
OCM7	101010	RPn 连接到 SCCP7 输出
OCM8	101011	RPn 连接到 SCCP8 输出
PWMEC	101100	RPn 连接到 PWM 事件 C 输出
PWMED	101101	RPn 连接到 PWM 事件 D 输出
PTGTRG24	101110	RPn 连接到 PTG 触发信号输出 24
PTGTRG25	101111	RPn 连接到 PTG 触发信号输出 25
SENT1OUT	110000	RPn 连接到 SENT1 输出
SENT2OUT	110001	RPn 连接到 SENT2 输出
CLC3OUT	110010	RPn 连接到 CLC3 输出
CLC4OUT	110011	RPn 连接到 CLC4 输出
U1DTR	110100	RPn 连接到数据终端就绪输出 1
U2DTR	110101	RPn 连接到数据终端就绪输出 2

注: 图 3-2 和表 3-2 展示了一个通用器件示例。更多信息, 请参见具体器件的数据手册。

3.3.3 映射限制

外设选择引脚的控制机制不局限于小范围的固定外设配置。在任何外设映射 SFR 之间都没有互锁或硬件强制的锁定。也就是说，可以跨任何或所有 RPn 引脚实现外设映射的任何组合，包括多对一或一对多的外设输入和输出到引脚映射。从配置角度来看，这种映射在技术上是可行的，但从电气角度来看可能不受支持。

3.4 控制配置更改

由于可以在运行时更改外设映射，因此必须对外设重映射设置一些限制条件以防止意外更改配置。所有 dsPIC33/PIC24 器件均包括一个控制寄存器锁定位，可用它来阻止外设映射更改。

3.4.1 控制寄存器锁定

正常工作状态下，不允许写入 RPINRx 和 RPORx 寄存器。尝试的写入操作看似正常执行，但实际上寄存器的内容保持不变。要更改这些寄存器，必须用硬件对它们进行解锁。寄存器锁定由 IOLOCK 位（RPCON<11>）控制。将 IOLOCK 置 1 可阻止写入控制寄存器；将 IOLOCK 清零则允许写操作。

要将 IOLOCK 置 1 或清零，必须执行 NVMKEY 解锁序列：

1. 将 0x55 写入 NVMKEY。
2. 将 0xAA 写入 NVMKEY。
3. 执行单个操作，将 IOLOCK 清零（或置 1）。

IOLOCK 将一直保持一种状态，直到被更改。这允许使用单个解锁序列配置所有外设引脚选择，然后更新所有控制寄存器。然后，可以使用第二个锁定序列将 IOLOCK 置 1。

注： MPLAB® C30 提供了一个用于解锁和修改 RPCON 寄存器的内置 C 语言函数：
`__builtin_write_RPCON(value);`
更多信息，请参见 MPLAB C30 帮助文件。

3.5 外设引脚选择注意事项

控制外设引脚选择的功能为应用设计带来了一些特殊的注意事项，这些可能是大多数用户之前从未考虑过的。尤其是对于几个仅作为可重映射外设使用的通用外设，更需注意。

主要考虑事项是，在器件的默认（复位）状态下，外设引脚选择在默认引脚上不可用。更具体地说，由于所有 RPINRx 寄存器复位为“1”，RPORx 寄存器复位为“0”，这意味着所有 PPS 输入均连接到 Vss，而所有 PPS 输出均断开。这意味着，在执行任何其他应用程序代码之前，用户必须使用正确的外设配置初始化器件。由于 IOLOCK 位复位为解锁状态，因此在器件退出复位之后无需执行解锁序列。但是，为确保应用安全，最好在写入控制寄存器后将 IOLOCK 置 1 并锁定配置。

NVMKEY 解锁序列必须作为汇编语言程序执行。如果一批应用以“C”或其他高级语言编写，应通过编写嵌入汇编代码或者使用编译器提供的 `__builtin_write_rpcon(value)` 函数来执行解锁序列。

选择配置时需要查看所有外设引脚选择及其引脚分配，尤其是应用中不使用的那些项。在所有情况下，应完全禁止那些未使用的引脚可选择外设。未使用的外设应将其输入分配至未使用的 RPn 引脚功能。应为具有未使用 RPn 功能的 I/O 引脚配置空外设输出。

将外设分配至引脚不会执行引脚 I/O 电路的任何其他配置。也就是说，将引脚可选择输出添加到引脚可能意味着在驱动输出时有可能意外驱动现有外设输入。用户必须熟悉共用可重映射引脚的其他固定外设的行为，并清楚何时使能或禁止它们。为确保安全，共用相同引脚的固定数字外设在不使用时应禁止。

按照这个逻辑，为特定外设配置可重映射引脚不会自动启用该外设功能。外设必须经过特别配置才能工作，且必须使能，就好像它已连接到固定引脚。在应用程序代码中发生的具体位置（紧接在器件复位和外设配置后或者在主应用程序内）取决于外设及其在应用中的使用。

最后一个注意事项是，外设引脚选择功能既不会改写模拟输入，也不会将具有模拟功能的引脚重新配置为数字 I/O。如果引脚配置为在器件复位时作为模拟输入，那么在与外设引脚选择结合使用时，必须显式重新配置为数字 I/O。

例 3-1 展示了使用 UART1 实现带流控制的双向通信的配置。使用了下列输入和输出功能：

- 输入功能：U1RX 和 U1CTS
- 输出功能：U1TX 和 U1RTS

例 3-1: 配置 UART1 输入和输出功能

```
//*****  
// Unlock Registers  
//*****  
__builtin_write_RPCON(0x0000);  
  
//*****  
// Configure Input Functions  
// (参见表 3-1)  
//*****  
// Assign U1Rx To Pin RP35  
//*****  
_U1RXR = 35;  
  
//*****  
// Assign U1CTS To Pin RP36  
//*****  
_U1CTSR = 36;  
  
//*****  
// Configure Output Functions  
// (参见表 3-2)  
//*****  
// Assign U1Tx To Pin RP37  
//*****  
_RP37 = 1;  
  
//*****  
// Assign U1RTS To Pin RP38  
//*****  
_RP38 = 2;  
  
//*****  
// Lock Registers  
//*****  
__builtin_write_RPCON(0x0800);
```

3.6 虚拟输出引脚

虚拟引脚使用户能够连接内部外设，其信号可能对其他外设很有用，但这些输出可能不需要呈现给器件引脚。

借助“虚拟引脚”的概念，可以向器件添加一些最初设计外设时未考虑到的新器件功能。虚拟引脚的一个常见用途是连接模拟比较器或输出比较输出到 PWM 模块，以用作限流或故障输入信号。更多信息，请参见具体器件的数据手册。

3.7 外设多路开关


使能外设后，相关的引脚输出驱动器通常由外设模块控制，但有一些可由用户设置。I/O 引脚可通过输入数据路径读取，但 I/O 端口位的输出驱动器通常被禁止。

与其他外设共用一个引脚的 I/O 端口始终服从于该外设。外设的输出缓冲器数据和控制信号提供给一对多路开关。多路开关会选择是外设还是相关的端口拥有 I/O 引脚的输出数据和控制信号。

图 3-3 显示了端口与其他外设共用的情况以及与这些外设连接的相关 I/O 引脚。

注： 有些端口可与模拟模块引脚共用。对于 I/O 端口功能，ANSELx 寄存器中的相应位（如果存在）必须置为“0”。

图 3-3: 共用端口结构框图



3.8 I/O 引脚与多个外设的复用

对于某些 dsPIC33/PIC24 器件，尤其是 I/O 引脚不多的器件，可以在每个 I/O 引脚上复用多个外设功能。图 3-3 显示了两个外设在同一个 I/O 引脚上复用的示例。

I/O 引脚名称定义了与该引脚相关的每个功能的优先级。图 3-3 中所示的概念 I/O 引脚具有两个复用外设（即外设 A 和外设 B），名称为 PERA/PERB/PIO。

选择该 I/O 引脚名称，使用户应用可以轻松确定分配至引脚的功能的优先级。如图 3-3 中所示，外设 A 具有该引脚控制的最高优先级。如果外设 A 和外设 B 同时使能，外设 A 将拥有该 I/O 引脚的控制权。

3.8.1 软件控制输入引脚

分配至 I/O 引脚的某些功能可能为输入功能，不会拥有引脚输出驱动器的控制权。例如，输入捕捉模块就是这类外设。如果使用合适的 TRISx 控制位将与输入捕捉相关的 I/O 引脚配置为了输出，用户将可通过相应的 PORTx 寄存器手动影响输入捕捉引脚的状态。此行为在某些情况下很有用，尤其是在出于测试目的而没有外部信号连接到输入引脚时。

参见图 3-3，外设多路开关的构成将确定能否在软件中使用 PORTx 寄存器来操控外设输入引脚。对于图 3-3 中所示的概念外设，当使能外设功能时，将会把端口数据从 I/O 引脚断开连接。

一般情况下，下列外设允许通过 PORTx 寄存器手动控制其输入引脚。

- 外部中断引脚
- 定时器时钟输入引脚
- 输入捕捉引脚
- PWM 故障引脚

大多数串行通信外设使能后将会拥有 I/O 引脚的控制权，确保无法通过相应的 PORTx 寄存器影响与外设相关的输入引脚。这些外设包括下列模块：

- SPI
- I²C
- DCI
- UART
- CAN FD
- QEI

注： 有些外设可能并非在所有器件型号上都存在。更多信息，请参见具体器件的数据手册。

3.8.2 引脚控制汇总

使能外设后，相关的引脚输出驱动器通常由外设模块控制，但有一些可由用户设置。术语“模块控制”表示：相关的端口引脚输出驱动器被禁止，引脚只能由外设控制和访问。术语“可由用户设置”表示：相关的外设端口引脚输出驱动器可由用户在软件中通过相关的 TRISx 特殊功能寄存器（SFR）进行配置。TRISx 寄存器必须正确设置，外设才能正常工作。对于“可由用户设置”的外设引脚，实际端口引脚状态始终可通过 PORTx SFR 读取。

输入捕捉外设是一个可由用户设置的外设示例。用户应用程序必须写入相关的 TRISx 寄存器以将输入捕捉引脚配置为输入。由于在输入捕捉使能后 I/O 引脚电路仍处于活动状态，因此可以通过以下方法使用软件手动产生捕捉事件：

- 使用相关的 TRISx 寄存器将输入捕捉引脚配置为输出。
- 然后，软件可以将值写入相应的 LATx 寄存器，以便在内部控制输入捕捉引脚并强制产生捕捉事件。

另一个示例是 INTx 引脚，它可以配置为输出，然后通过写入到相关的 LATx 位产生 INTx 中断（如果已允许中断）。

UART 是模块控制外设的一个示例。使能 UART 后，PORTx 和 TRISx 寄存器将不起作用，无法用来读取或写入 RX 和 TX 引脚。dsPIC33/PIC24 器件上的大部分通信外设功能都是模块控制外设。

例如，可以将 SPI 模块配置为主模式，该模式下仅需要 SDO 引脚。在此情况下，可以通过将相关的 TRISx 位清零（置为逻辑“0”），把 SDI 引脚配置为通用输出引脚。关于如何为模块配置引脚的更多信息，请参见具体模块章节。

3.8.3 复用 I/O 引脚的数字输入外设

下列条件是复用 I/O 引脚的数字输入外设的特性：

- 外设不控制 TRISx 寄存器。有些外设要求通过设置相应的 TRISx 位 = 1 将引脚配置为输入。
- 外设输入路径与 I/O 输入路径是独立的，并使用依赖于外设的输入缓冲器。
- PORTx 寄存器数据输入路径不受影响，能够读取引脚值。

3.8.4 复用 I/O 引脚的数字输出外设

下列条件是复用 I/O 引脚的数字输出外设的特性：

- 外设控制输出数据。有些外设要求通过设置相应的 TRISx 位 = 0 将引脚配置为输出。
- 如果一个外设引脚具有自动三态功能（例如 PWM 输出），该外设将能把引脚设置为三态。
- 引脚输出驱动器类型可能受外设影响（例如，驱动能力和压摆率等）。
- PORTx 寄存器输出数据没有任何影响。

3.8.5 复用 I/O 引脚的数字双向外设

下列条件是复用 I/O 引脚的数字双向外设的特性：

- 外设自动将引脚配置为输出，而非输入。有些外设要求通过设置相应的 TRISx 位 = 1 将引脚配置为输入。
- 外设控制输出数据。
- 引脚输出驱动器类型可能受外设影响（例如，驱动能力和压摆率等）。
- PORTx 寄存器数据输入路径不受影响，能够读取引脚值。
- PORTx 寄存器输出数据没有任何影响。

3.8.6 复用 I/O 引脚的模拟输入外设

下列条件是复用 I/O 引脚的模拟输入外设的特性：

- 所有数字端口输入缓冲器均被禁止，PORTx 寄存器读为“0”以阻止短路（crowbar）电流。

3.8.7 复用 I/O 引脚的模拟输出外设

下列条件是复用 I/O 引脚的模拟输出外设的特性：

- 所有数字端口输入缓冲器均被禁止，PORTx 寄存器读为“0”以阻止短路电流。
- 模拟输出被驱动到引脚，不受相关 TRISx 设置的控制。

注： 要将与 ADC 模块复用的引脚用作数字 I/O，ANSELx 寄存器的相应位（如果存在）必须置为“0”，即使 ADC 模块已关闭也是如此。

3.8.8 软件控制输入引脚

分配至 I/O 引脚的某些功能可能为输入功能，不会拥有引脚输出驱动器的控制权。例如，输入捕捉模块就是这类外设。如果使用合适的 TRISx 控制位将与输入捕捉相关的 I/O 引脚配置为了输出，用户可通过相应的 LATx 寄存器手动影响输入捕捉引脚的状态。此行为在某些情况下很有用，尤其是在出于测试目的而没有外部信号连接到输入引脚时。

如图 3-3 中所示，外设多路开关的构成将确定能否在软件中使用 PORTx 寄存器来操控外设输入引脚。对于此图中显示的概念外设，当使能外设功能时，将会把 PORTx 数据从 I/O 引脚断开连接。

一般情况下，下列外设允许通过 PORTx 寄存器手动控制其输入引脚。

- 外部中断引脚
- 输入捕捉引脚
- 定时器时钟输入引脚
- PWM 故障引脚

大多数串行通信外设使能后将会拥有 I/O 引脚的完全控制权，确保无法通过相应的 PORTx 寄存器影响与外设有关的输入引脚。这些外设包括下列模块：

- SPI
- I²C
- UART

3.9 电平变化通知 (CN) 引脚

CN 引脚使 dsPIC33/PIC24 器件能够产生对处理器的中断请求，以响应所选输入引脚上的状态变化 (COS) (必须设置相应的 TRISx 位 = 1)。可用 CN 输入总数取决于所选的 dsPIC33/PIC24 器件。更多详细信息，请参见具体器件的数据手册中的“**I/O 端口**”章节。

已使能引脚值的将与指定 PORTx 寄存器上次读操作期间采样的值进行比较。如果引脚值不同于上次读取的值，将产生不匹配条件。任何已使能的输入引脚都可能发生不匹配条件。不匹配条件一起进行逻辑“或”运算，以提供单个电平变化中断信号。在每个内部系统时钟周期 SYSClk 会对已使能引脚采样。

3.9.1 CN 配置和工作

CN 引脚配置如下：

1. 禁止 CPU 中断。
2. 通过设置相应的 TRISx 寄存器位 = 1，将所需的 CN I/O 引脚设为输入。

注： 如果 I/O 引脚是与模拟外设共用的，可能需要将此引脚配置为数字输入。

3. 通过置 1 ON 位 (CNCONx<15> = 1) 以使能 CN 模块。
4. 使能各个 CN 输入引脚，并使能可选的上拉或下拉电阻。
5. 读取相应的 PORTx 寄存器以清除 CN 中断。
6. 配置 CNx 中断优先级位 CNxIP<2:0>。
7. 通过设置 CNxIF 位 (IFSx 寄存器) = 0 以清零 CNx 中断标志位。
8. 使用 CNSTYLE 位 (CNCONx<11>) 将 CNx 引脚中断配置为不匹配模式或边沿检测模式。如果选择不匹配模式，使用 CNEN0x 位使能各个 CNx 功能。如果选择边沿检测模式，使用 CNEN0x 位使能负边沿检测，使用 CNEN1x 位使能正边沿检测。
9. 通过设置 CNxIE 位 (IECx 寄存器) = 1 以使能 CNx 中断允许位。
10. 允许 CPU 中断。

CNSTATx/CNFx 寄存器指示自上次读取 PORTx 位以来相应引脚上的电平是否发生了变化。


CNFx 寄存器指示 CNSTYLE = 1 时发生的有效边沿检测事件。CNFx 位需由用户清零，以设置 CN 逻辑来检测下一次边沿跳变。在边沿检测模式下，可以控制 CN 中断仅在引脚出现上升沿或下降沿情况时发生。CNSTATx 是只读寄存器，指示 CNSTYLE = 0 时发生的有效不匹配模式事件。

在不匹配模式下发生 CN 中断时，用户应读取与 CN 引脚相关的 PORTx 寄存器。这将清除不匹配条件并设置 CN 逻辑以检测下一次引脚电平变化。CN 引脚具有最低输入脉宽规范。更多信息，请参见具体器件的数据手册中的“**电气特性**”章节。

3.10 边界扫描单元连接

dsPIC33/PIC24 器件支持 JTAG 边界扫描。如图 3-4 中所示，在内部 I/O 逻辑电路和 I/O 引脚之间插入了一个边界扫描单元（BSC）。大部分 I/O 焊盘都具有边界扫描单元，但 JTAG 焊盘没有。对于正常 I/O 工作，BSC 被禁止，因此已被旁路。BSC 的输出使能输入直接连接到 BSC 输出使能，BSC 的输出数据输入直接连接到 BSC 输出数据。没有 BSC 的焊盘是电源焊盘（VDD、VSS 和 VCAP/VCORE）和 JTAG 焊盘（TCK、TDI、TDO 和 TMS）。

图 3-4: 边界扫描单元连接



4.0 节能模式下的工作

4.1 休眠模式下的 I/O 端口工作

器件进入休眠模式时，系统时钟被禁止，但 CN 模块会继续异步工作。如果某个已使能的 CN 引脚改变了状态，CNxIF 位（IFSx 寄存器）将置 1。如果 CNxIE 位（IECx 寄存器）置 1，且其优先级高于当前的 CPU 优先级，器件将从休眠模式唤醒并执行 CN 中断服务程序（Interrupt Service Routine, ISR）。

如果为 CN 中断分配的优先级低于或等于当前的 CPU 优先级，CPU 将不会唤醒，器件将进入空闲模式。

4.2 空闲模式下的 I/O 端口工作

器件进入空闲模式时，系统时钟源仍继续工作，CN 模块也继续同步工作。如果某个已使能的 CN 引脚改变了状态，CNxIF 位（IFSx 寄存器）将置 1。如果 CNxIE 位（IECx 寄存器）置 1，且其优先级高于当前的 CPU 优先级，器件将从空闲模式唤醒并执行 CN 中断服务程序（ISR）。

5.0 各种复位的影响

5.1 器件复位

在器件复位时，所有 I/O 寄存器会被强制为复位状态。

5.2 上电复位

在上电复位（POR）时，所有 I/O 寄存器会被强制为复位状态。

5.3 看门狗定时器复位

在看门狗定时器复位时，所有 I/O 寄存器不会发生变化。

6.0 相关应用笔记

本节列出了与手册本章内容相关的应用笔记。这些应用笔记可能并不是专为 dsPIC33/PIC24 器件系列而编写的，但概念是相近的，适当修改后且在一定的限制条件下可以使用。与带边沿检测的 I/O 端口相关的最新应用笔记为：

标题	应用笔记编号
目前没有相关的应用笔记	N/A

注： 如需获取 dsPIC33/PIC24 系列器件的更多应用笔记和代码示例，请访问 Microchip 网站 (<http://www.microchip.com>)。

7.0 版本历史

版本 A（2017 年 8 月）

这是本文档的初始版本。

版本 B（2018 年 2 月）

从第 3.0 节“外设引脚选择 (PPS)”中删除了连续状态监视信息。在第 2.1 节“用于配置三态功能的寄存器 (TRISx)”中添加了注释。

请注意以下有关 Microchip 器件代码保护功能的要点：

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信：在正常使用的情况下，Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。

代码保护功能处于持续发展中。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下，能访问您的软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分，因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利，它们可能由更新之信息所替代。确保应用符合技术规范，是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保，包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用，一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障 Microchip 免于承担法律责任，并加以赔偿。除非另外声明，在 Microchip 知识产权保护下，不得暗或以其他方式转让任何许可证。

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2009 认证。Microchip 的 PIC[®] MCU 与 dsPIC[®] DSC, KeeLoq[®] 跳码器件、串行 EEPROM、单片机外设、非易失性存储器 and 模拟产品严格遵守公司的质量体系流程。此外，Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

**QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
= ISO/TS 16949 =**

商标

Microchip 的名称和徽标组合、Microchip 徽标、AnyRate、AVR、AVR 徽标、AVR Freaks、BitCloud、chipKIT、chipKIT 徽标、CryptoMemory、CryptoRF、dsPIC、FlashFlex、flexPWR、Heldo、JukeBlox、KeeLoq、Kleer、LANCheck、LINK MD、maXStylus、maXTouch、MediaLB、megaAVR、MOST、MOST 徽标、MPLAB、OptoLyzer、PIC、picoPower、PICSTART、PIC32 徽标、Prochip Designer、QTouch、SAM-BA、SpyNIC、SST、SST 徽标、SuperFlash、tinyAVR、UNI/O 及 XMEGA 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

ClockWorks、The Embedded Control Solutions Company、EtherSynch、Hyper Speed Control、HyperLight Load、IntelliMOS、mTouch、Precision Edge 和 Quiet-Wire 均为 Microchip Technology Inc. 在美国的注册商标。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BodyCom、CodeGuard、CryptoAuthentication、CryptoAutomotive、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、INICnet、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNet 徽标、memBrain、Mindi、MiWi、motorBench、MPASM、MPF、MPLAB Certified 徽标、MPLIB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、ViewSpan、WiperLock、Wireless DNA 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 为 Microchip Technology Inc. 在美国的服务标记。

Silicon Storage Technology 为 Microchip Technology Inc. 在除美国外的国家或地区的注册商标。

GestIC 为 Microchip Technology Inc. 的子公司 Microchip Technology Germany II GmbH & Co. & KG 在除美国外的国家或地区的注册商标。

在此提及的所有其他商标均为各持有公司所有。

© 2018, Microchip Technology Inc. 版权所有。

ISBN: 978-1-5224-3246-3



全球销售及及服务网点

美洲

公司总部 Corporate Office
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 1-480-792-7200
Fax: 1-480-792-7277

技术支持:
<http://www.microchip.com/support>

网址: www.microchip.com

亚特兰大 Atlanta
Duluth, GA

Tel: 1-678-957-9614
Fax: 1-678-957-1455

奥斯汀 Austin, TX
Tel: 1-512-257-3370

波士顿 Boston
Westborough, MA
Tel: 1-774-760-0087
Fax: 1-774-760-0088

芝加哥 Chicago
Itasca, IL
Tel: 1-630-285-0071
Fax: 1-630-285-0075

达拉斯 Dallas
Addison, TX
Tel: 1-972-818-7423
Fax: 1-972-818-2924

底特律 Detroit
Novi, MI
Tel: 1-248-848-4000

休斯敦 Houston, TX
Tel: 1-281-894-5983

印第安纳波利斯 Indianapolis
Noblesville, IN
Tel: 1-317-773-8323
Fax: 1-317-773-5453
Tel: 1-317-536-2380

洛杉矶 Los Angeles
Mission Viejo, CA
Tel: 1-949-462-9523
Fax: 1-949-462-9608
Tel: 1-951-273-7800

罗利 Raleigh, NC
Tel: 1-919-844-7510

纽约 New York, NY
Tel: 1-631-435-6000

圣何塞 San Jose, CA
Tel: 1-408-735-9110
Tel: 1-408-436-4270

加拿大多伦多 Toronto
Tel: 1-905-695-1980
Fax: 1-905-695-2078

亚太地区

中国 - 北京
Tel: 86-10-8569-7000

中国 - 成都
Tel: 86-28-8665-5511

中国 - 重庆
Tel: 86-23-8980-9588

中国 - 东莞
Tel: 86-769-8702-9880

中国 - 广州
Tel: 86-20-8755-8029

中国 - 杭州
Tel: 86-571-8792-8115

中国 - 南京
Tel: 86-25-8473-2460

中国 - 青岛
Tel: 86-532-8502-7355

中国 - 上海
Tel: 86-21-3326-8000

中国 - 沈阳
Tel: 86-24-2334-2829

中国 - 深圳
Tel: 86-755-8864-2200

中国 - 苏州
Tel: 86-186-6233-1526

中国 - 武汉
Tel: 86-27-5980-5300

中国 - 西安
Tel: 86-29-8833-7252

中国 - 厦门
Tel: 86-592-238-8138

中国 - 香港特别行政区
Tel: 852-2943-5100

中国 - 珠海
Tel: 86-756-321-0040

台湾地区 - 高雄
Tel: 886-7-213-7830

台湾地区 - 台北
Tel: 886-2-2508-8600

台湾地区 - 新竹
Tel: 886-3-577-8366

亚太地区

澳大利亚 Australia - Sydney
Tel: 61-2-9868-6733

印度 India - Bangalore
Tel: 91-80-3090-4444

印度 India - New Delhi
Tel: 91-11-4160-8631

印度 India - Pune
Tel: 91-20-4121-0141

日本 Japan - Osaka
Tel: 81-6-6152-7160

日本 Japan - Tokyo
Tel: 81-3-6880-3770

韩国 Korea - Daegu
Tel: 82-53-744-4301

韩国 Korea - Seoul
Tel: 82-2-554-7200

马来西亚 Malaysia - Kuala Lumpur
Tel: 60-3-7651-7906

马来西亚 Malaysia - Penang
Tel: 60-4-227-8870

菲律宾 Philippines - Manila
Tel: 63-2-634-9065

新加坡 Singapore
Tel: 65-6334-8870

泰国 Thailand - Bangkok
Tel: 66-2-694-1351

越南 Vietnam - Ho Chi Minh
Tel: 84-28-5448-2100

欧洲

奥地利 Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

丹麦 Denmark - Copenhagen
Tel: 45-4450-2828
Fax: 45-4485-2829

芬兰 Finland - Espoo
Tel: 358-9-4520-820

法国 France - Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

德国 Germany - Garching
Tel: 49-8931-9700
德国 Germany - Haan
Tel: 49-2129-3766400

德国 Germany - Heilbronn
Tel: 49-7131-67-3636

德国 Germany - Karlsruhe
Tel: 49-721-625370

德国 Germany - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

德国 Germany - Rosenheim
Tel: 49-8031-354-560

以色列 Israel - Ra'anana
Tel: 972-9-744-7705

意大利 Italy - Milan
Tel: 39-0331-742611
Fax: 39-0331-466781

意大利 Italy - Padova
Tel: 39-049-7625286

荷兰 Netherlands - Drunen
Tel: 31-416-690399
Fax: 31-416-690340

挪威 Norway - Trondheim
Tel: 47-7289-7561

波兰 Poland - Warsaw
Tel: 48-22-3325737

罗马尼亚 Romania - Bucharest
Tel: 40-21-407-87-50

西班牙 Spain - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

瑞典 Sweden - Gothenberg
Tel: 46-31-704-60-40

瑞典 Sweden - Stockholm
Tel: 46-8-5090-4654

英国 UK - Wokingham
Tel: 44-118-921-5800
Fax: 44-118-921-5820