现场可编程逻辑门阵列(FPGA)赋能下一代通信和网络解决方案

本文概要

了解网络基础设施功能迅速增长的一种便捷方法是回顾一下过去四十年的发展 历程(如下图所示)。蜂窝网络技术的创新,加上新型的数据存储和搜索技术, 正在转变行业的发展模式。创新的技术不仅为公司和个人提供了全新的应用场 景,也使他们去认真思考如何利用那些原本不属于其产品组合的技术。也许最 能说明问题的变化的是新的商业模式导致了价值从基础设施转向了服务。

联网设备正在从 2G 向 5G 演进,以支持移动应用的爆发,并为不断增长的用户群扩展连接。一个日趋成熟的行业需要一种具有竞争力的商业模式,而这种模式可以被诠释为优化带宽管理。据估计,到 2023 年,联网设备的数量将超过全球人口的三倍(如图 1 所示)。




图 1: 网络基础设施的演进

Voice calls: 语音通话

Analog: 模拟

9 years: 9 年

Texting: 发送短信

10 years: 10 年

Emails: 电子邮件

Low-Res Video: 低分辨率视频

Mobile Broadband:移动宽带

IoT: 物联网

Smart Cities: 智慧城市


Connected Car: 联网汽车

Telemedicine: 远程医疗

VR/AR: 虚拟现实/增强现实

AI/ML: 人工智能/机器学习

Cloud Gaming: 云游戏



64721558-02.2020.06.30

图 2: 全球移动设备和连接增长(来源: 思科)

Billions of Devices or Connections: 数十亿的设备或连接

3G and Below (55.3%, 29.0%): 3G 及以下(55.3%, 29.0%)

LPWA (2.5%, 14.4%): 低功耗广域技术(2.5%, 14.4%)

注:此图表包括 M2M。LPWA 包括蜂窝 LPWA(例如 NB-IoT)和非蜂窝 LPWA (例如 LoRa)

*数据(n)为 2018 - 2023年网络连接类型份额

5G 的兴起和数据中心的重构将更好和更多地集成和应用加速技术,这给通信和网络设计人员带来了巨大的压力,要求他们去打造每秒可处理和转发万亿字节数据的系统。这些新的系统不仅必须要具备高度可靠性,而且还需要满足人类思维级别的响应时间,以确保严格的性能保证(如图 3 所示),这就需要全新的架构。

尽管可编程逻辑提供了最佳的功能组合,以支持新一代通信和网络系统的复杂需求,但是传统的可编程芯片产品无法满足这些需求。为了平衡片上的处理、互连和外部 I / O,必须对整个 FPGA 架构进行重新考虑。需要最先进的片上网络(NoC)和总线布线能力,来实现所需的带宽和性能。集成的 NoC 是唯一可行的方法来构建可支持高效计算、巨大数据吞吐量和深度内存层次结构的系统。大规模的并行性与 FPGA 独特的卸载和加速功能相结合,以实现单位功耗可实现的最高的性能和最高的性价比。

Quantifying the performance benefits of 5G

10×

Decrease in latency: Delivering latency as low as 1 millisecond

3×

Spectrum efficiency: Achieving even more bits per hertz with advanced antenna techniques

100×

Traffic capacity:
Driving network
hyperdensification with more
small cells everywhere

10×

Connection density: Enabling more efficient signaling for IoT connectivity

10×

Experienced throughput: Bringing more uniform, multi-Gbps peak rates

100×

Network efficiency: Optimizing network energy consumption with more efficient processing

Source: 5G Goes beyond just network bandwidth, IDC, September 2019

Quantifying the performance benefits of 5G

量化 5G 的性能优势

10XDecrease in latency: Delivering latency as low as 1 millisecond

延迟降低 10 倍: 提供低至 1 毫秒的延迟

10XConnection density: Enabling more efficient signaling for IoT connectivity

10 倍的连接密度: 为物联网连接提供更高效的信令服务

3XSpectrum efficiency: Achieving even more bits per hertz with advanced antenna techniques

3 倍的频谱效率: 借助先进的天线技术来实现更高的比特/赫兹比率

10XExperienced throughput: Bringing more uniform, multi-Gbps peak rates

10 倍的可体验吞吐量: 带来更均匀的、多 Gbps 的峰值速率

100XTraffic capacity: Driving network hyperdensification with more small cells everywhere

100 倍的数据流容量: 通过遍布各地的更多小基站来推动网络超高密集化

100XNetwork efficiency: Optimizing network energy consumption with more efficient processing

100 倍的网络效率:通过更高效的处理方式来优化网络能耗

不断变化的网络技术格局

对由高带宽连接提供的先进服务的需求正在重塑通信和网络领域。数据中心、边缘系统和接入设备中的新型应用正在推动对传输海量数据的需求,但同时又要满足严格的延迟要求。FPGA正在成为所有实际网络的核心,如下面的图 4 所示。




图 4: *各种实际网络中的FPGA*

例如,为了支持诸如增强现实和机器人控制等应用,与之前的蜂窝无线通信技术相比,5G基站及其背后的网络设备必须保证极低的延迟。这项要求同时还与对更高的每用户吞吐量需求相伴而来,因而它们利用了多种不同的技术,包括多天线、波束成形以及作为网络密集化进程的一部分而增加使用的小基站。所有这些因素都导致了在集中式基带单元中进行更密集的处理,这些基带单元通过光纤链路与多个远程射频单元进行协同。

智能网卡 (SmartNIC) 的兴起

运营商已经采用了诸如软件驱动网络(SDN)和网络功能虚拟化(NFV)等技术来提高其系统的响应能力。为了运行这些服务,数据中心所有者正在为其服务器添加智能网卡(SmartNIC),以便将许多网络功能有效地卸载到加速器上。

智能网卡能够处理传入和传出服务器的大部分数据流,只有在需要处理异常情况时,才会请求核心服务器上的处理器来提供帮助。借助足够的加速功能,此类智能网卡能够以线速度执行一系列服务。这些服务范围从对传输中的数据进行压缩到详细的数据流控制,再到能够检测异常和可能的安全漏洞的深度数据包检查应用。随着智能网卡技术的成熟,正在考虑引入诸如机器学习等越来越

先进的功能,以最大程度地发挥数据流和数据包分析的潜力。下面的图 **5** 显示了智能网卡的一些功能。




图 5: 智能网卡功能原理图

对传输高速数据和快速响应不断变化的条件的需求,要求系统能够同时处理高吞吐量和低延迟。在传统的架构中,很难同时满足这两个要求。现在,基于微处理器的架构集成了高度并行化的流水线,能够处理高带宽数据。但由于需要不断地将数据从复杂的内存体系结构中传入和传出,结果使得确保低延迟变得极其困难。即使借助于专用的卸载处理器,智能网卡也面临着由不断增加的数据速率和延迟要求所带来的挑战。

应对智能网卡设计的挑战

在传统的 FPGA 架构中,用户需要设计电路来连接加速器,从而导致不理想的布局和布线。更新的 FPGA 架构使用了一种网络,在逻辑阵列内的处理单元与各种片上高速接口和内存端口之间传输数据(如下面的图 6 所示)。




图 6: 在传统的 FPGA 架构中连接加速器

Status Control: 状态控制

Parameters: 参数

Accelerator: 加速器

Address decode and routing: 地址解码和布线

Back pressure: 背压

Request arbitration: 请求仲裁

Response arbitration: 响应仲裁

Response back pressure: 响应背压

Response routing: 响应布线




图 7: 先进的 FPGA 减少了所需电路的数量

硬连线架构极大地改善了处理的延迟和能效,但是缺乏应对需求变化的灵活性。 对于数据压缩和加密等应用,数据中心运营商希望能够接纳算法的改进,并更 加容易地应对不断变化的威胁态势。对加速器进行(重新)编程以适应这些变 化的能力是一个关键的需求。一种能够实现这种重新编程的方法是通过部分重 新配置,利用内置的地址转换表来简化实现(如下面的图 8 所示)。




图 8: Speedster7t 器件中的地址转换表

Memory Space: 存储空间

一种可编程逻辑架构为实现灵活的控制和数据流结构提供了坚实的基础,从而可以为诸如数据包处理等多种通信操作提供高吞吐量。但是其他 FPGA 架构中的传统方法仍然受到了许多限制,难以达到下一代 5G 和数据中心网络设备所需的性能等级。

Achronix Speedster7t 系列 FPGA 通过一种平衡的架构克服了这些限制,其结果是在计算密度和数据传输能力上都有重大改进。

Speedster7t 系列中的第一款 FPGA 器件 AC7t1500 提供了一系列高速接口,包括可分段(fracturable)以太网控制器(支持高达 400G 的速率)、PCI Gen 5 端口和多达 32 个 SerDes 通道,其速率高达 112 Gbps。AC7t1500 器件是首

款部署多通道 GDDR6 存储器接口的 FPGA,它满足了需要高速缓存海量数据和存储大型查找表的通信系统的需求。除了可编程逻辑架构采用的面向位(bitoriented)的布线结构外,这些外围设备还通过一个智能二维片上网络(NoC)进行互连。因此,Speedster7t FPGA 是第一款能够实现太比特以太网(TbE)交换功能的器件,对于数据中心、网络和电信基础设施提供商来说,这是一项关键的赋能技术。

这种架构使得网络设计再向前更进一步成为了可能。例如,它集成的面向矩阵的算术单元可实现网络内机器学习。使用诸如深度学习或更简单的统计技术等技术,网络设备可以分析数据流量模式,以观察和增强通过网络的数据包流量,并对不断变化的情况作出快速反应。

针对性能而优化的 Speedster7t 架构

在通信和网络中,对任何 FPGA 的关键要求是支持最新协议的密集 I/O 需求。 Speedster7t 系列 FPGA 通过在器件的 I/O 环中实现的全套硬件 I/O 控制器来 满足了这一需求,包括 400G 以太网、PCI Gen 5 和 GDDR6 接口。

为了避免由于需要将一些核心功能置入可编程逻辑而造成的瓶颈,Speedster7t FPGA 提供了完整的 400 Gbps 以太网 MAC。这些 MAC 处理前向纠错(FEC),支持 400G 配置的 4×100G 和 8×50G 选项。但是要充分利用这些功能,FPGA 架构还需要更多的东西 —— 一个能释放其全部性能的互连框架。

通常来讲,FPGA 已经使用了通过可编程互连来实现的超宽总线,以使高速串行通道与内核中可编程逻辑的处理能力相匹配。互连矩阵的可任意编程性质限制了数据在逻辑模块之间的传输速度。为了弥补这种速度上的代价,从事网络类设计的 FPGA 用户经常采用极宽的总线——通常宽达 1024 位——这些总线是由面向位的互连矩阵汇聚合成。例如,在传统的 FPGA 架构中,为实现400Gbps 所需的总线宽度将需要 2048 位(运行速率为 642MHz),或 1024 位(运行速率为 724MHz)。如此宽的总线难以布线,因为它们会消耗 FPGA 架构内大量的布线资源。其结果是,即使在最先进的 FPGA 中,也不太可能用所

需的时钟速率来处理输入数据并实现时序收敛。

Speedster7t 架构通过提供一个聚合带宽可高达 20 Tbps 的多级 NoC 层级化结构,消除了由于需要将高速 I/O 通道直接连接到以较低时钟速率运行的可编程逻辑所造成的瓶颈。与采用 FPGA 逻辑阵列实现互连方式相比,NoC 不仅在速度上有了巨大的提升,而且 NoC 还能够在不消耗任何 FPGA 可编程资源的情况下传输大量的数据。内部 NoC 不仅提供了更高的带宽,Speedster7t 系列 FPGA 中的智能连接机制还简化了将数据从 NoC 端口传输到逻辑阵列中的任务。

NoC 有两个主要部分。NoC 的外部设备部分负责 PCle Gen 5 接口、内存控制器和核心 FPGA 逻辑阵列之间的数据传输。NoC 的另一部分由在 FPGA 结构顶部运行的行和列组成。NoC 提供双向的、256 位宽的水平和垂直通道,这些通道在可编程集群之间运行。每个 NoC 行或列可以同时在相反方向上以 512 Gbps 的速率处理数据流。为了最大限度地利用基础架构及其在 Speedster7t 器件上快速分发数据的能力,NoC 还直接连接到片上 400G 以太网控制器,并采用智能数据流分配策略,通过易于实现的 256 位宽接口,沿 NoC 通道将数据流划分为并行的可编程逻辑集群组。

NoC 数据模式

为了实现 400 Gbps 的性能,设计人员可以使用一种称为数据包模式的全新处理模式,在这种模式下,传入以太网的数据流被重新排列(如图 9 所示)成四个较小的 32 字节的数据包。这些数据包在四条独立的 256 位总线上以506MHz 的频率运行。这种模式的优点包括: 当数据包结束时,浪费的字节更少;并且数据可以并行传输(前后相接),而不是必须等到在第一个数据包完成传输后才开始第二个数据包的传输。

对于运行在分组化数据上的典型网络应用,每个模块可以对其接收到的数据包报头进行分类和标记,并通过调用 NoC 接口的服务来连接片外 GDDR6 或 DDR4 存储器,将不需要进一步处理的工作负载卸载到外部存储器的缓冲区存

储。对每个数据包的处理完成后,通过 NoC 引导来自外部和内部缓冲区的数据流,将必要的数据传送到相关的以太网出口端口。因此,许多操作并不需要调用 FPGA 逻辑阵列中的资源,并且可以充分利用 NoC 和以太网端口之间的直接连接。





图 9: 数据包模式 (Packet Mode) 下的数据总线重新排列



通过 NoC 通道的数据分发也可以采用非数据包化的模式来完成,以支持目前在以太网上使用的、尽可能多样化的协议,例如 5G 系统中的 eCPRI,并帮助设计人员避免在逻辑架构中不得已去创建超宽总线。

高速存储接口

Speedster7t 的架构师对存储接口的选择反映了以太网和 NoC 连接可提供的巨大容量。一种可能的方法是在一系列设计中采用即将推出的 HBM2 接口。尽管这样的接口可以提供所需的性能水平,但 HBM2 价格昂贵,这将迫使客户去等待必要的组件和集成技术的出现。

与此不同,Speedster7t 系列则采用了 GDDR6 标准,该标准为当今片外存储器提供了最高的性能。Speedster7t FPGA 是市场上首款支持该接口的器件,每个片上 GDDR6 内存控制器可维持 512 Gbps 的带宽。在单个 AC7t1500 器件中最多可带有 8 个 GDDR6 控制器,使总的内存带宽可达到 4 Tbps。

对 PCle Gen 5 的支持

除了以太网和存储控制器,Speedster7t FPGA 上提供的对 PCle Gen 5 的支持还能够与主机处理器紧密集成,以支持诸如 sidecar 智能网卡(SmartNIC)设计等高性能加速器应用。PCl Gen 5 控制器使其能够读取和写入存储在 FPGA内存层级结构中的数据,包括许多位于逻辑架构内的块 RAM,以及连接到FPGA 存储控制器的外部 GDDR6 和 DDR4 SRAM 设备。在 FPGA 逻辑阵列中实例化的数据传输控制器(例如 DMA 引擎),可以类似地通过 PCle Gen 5 总线访问与主机处理器共享的内存,而无需消耗 FPGA 逻辑阵列内的任何资源即可实现这种高带宽连接,并且设计时间几乎为零。用户只需要启用 PCle 和GDDR6 接口,就可以通过 NoC 发送事务数据。

下面的图 11 展示了 PCIe 子系统与任何 GDDR6 或 DDR4 存储接口之间的直接




图 11: 无需消耗 FPGA 逻辑阵列即可实现 PCIe 和 GDDR6 之间的数据传输

112-Gbps SerDes

AC7t1500 器件搭载了 400G 以太网通道用于物理层访问,该器件可提供多达 32 个高速 SerDes 通道,它们可用于需要数据速率高达 112 Gbps 的其他标准,并完全支持 PAM4 信令。这些 SerDes 通道支持器件间实现极短距离(XSR)和超短距离(USR)通道,事实证明这些通道对一系列通信系统都非常重要。 SerDes 实现方式的灵活性加上对各种以太网速度的支持(因为已集成了一个可分解型控制器)为设计提供了现成可用的支持,这些设计将能够与任何规划的 CPRI 和 eCPRI 格式(用于 5G 前端传输设计)一起使用。

机器学习处理器

对于计算密集型任务,在 Speedster7t FPGA 上部署的 Speedster7t 机器学习处理器(MLP)是灵活的且可分解的算术单元。MLP 是高密度乘法器阵列,带有支持多种数字格式的浮点和整数 MAC 模块。MLP 带有集成的内存块,可以在不使用 FPGA 资源的情况下执行操作数和内存级联功能。MLP 适用于一系列矩阵数学运算,从 5G 无线电控制器的波束成形计算到加速深度学习应用,诸如数据流模式和数据包内容分析。




图 12: 机器学习处理器原理框图

结论

从 5G 网络的边缘到数据中心内部的交换机,通信和网络系统对芯片的功能带来了极大的压力,以支持其所需的计算能力和数据传输速率。传统的可编程逻辑为这些系统提供了灵活性和速率的最佳组合,但是近年来却因以太网等协议的速度提高到 100G 和 400G 而面临新挑战。Speedster7t 架构通过采用创新的、多层级片上网络,使数据能够在器件周围轻松传输,而不影响 FPGA 的逻辑阵列,从而充分保障所有已集成在内的全球最先进的 I / O 接口,诸如 400G 以太网、GDDR6 和 PCI Gen 5,以支持充分发挥核心的可编程逻辑结构的潜在能

Achronix Speedster7t 系列采用了一种借助于 NoC 技术的创新架构,并充分利用了 7nm 技术来部署各种现有可用的、性能最高的控制器,提供了其他 FPGA 器件迄今为止所缺少的要素。基于 Speedster7t FPGA 的设计可以接收来自多个高速数据源的巨量数据,并将这些数据分发到可编程的片上算法和处理单元,然后以尽可能低的延迟来获得这些结果。由此带来的是一种创新的 FPGA 架构,可以支持目前正在设计的下一代 5G、软件定义网络和数据中心系统。

Speedster7t FPGA 现在可以推动通信和网络应用向新一代发展。

版权所有©2020

Achronix 半导体公司保留所有权利。

Achronix、Speedcore、Speedster 和 ACE 是 Achronix 半导体公司在美国和/或其他国家/地区的商标。所有其他商标均为其各自所有者的财产。所有规格如有更改,恕不另行通知。

免责声明

本文件中所提供的信息被认为是准确和可靠的。但是,Achronix 半导体公司不对此类信息的完整性或准确性作出任何声明或担保,并且对于使用本文包含的信息不承担任何责任。Achronix 半导体公司保留随时更改本文件及其所含信息的权利,恕不另行通知。所有 Achronix 商标、注册商标、免责声明和专利均在网站上列出 http://www.achronix.com/legal。