Cadence 扩充系统 IP 产品组合,推出 NoC 以优化电子系统连接性
![winniewei的头像 winniewei的头像](https://cdn.eetrend.com/files/styles/picture200/public/pictures/picture-709-1583200707.jpg?itok=i2ZF6LPv)
![](https://cdn.eetrend.com/files/styles/picture400/public/2024-07/wen_zhang_/100582409-351687-6004468262s.jpg?itok=ZmzfQuud)
利用 Cadence Janus NoC,设计团队可更快获得更好的 PPA 结果,降低设计风险,节约宝贵的工程资源,倾力打造 SoC 的差异化功能
利用 Cadence Janus NoC,设计团队可更快获得更好的 PPA 结果,降低设计风险,节约宝贵的工程资源,倾力打造 SoC 的差异化功能
通过快速且高精度的 AI 驱动数字孪生,可将能效提升 30%
单个 DSP 用于嵌入式视觉、雷达、激光雷达和 AI 处理,在性能提升的前提下,带来显著的面积优化、功耗和成本的降低
颠覆性的专用软硬件加速平台;利用 GPU 和 CPU 计算以及专有软件算法,提高准确度、速度和规模的同时,带来高达 100 倍的设计效率提升
热、应力和电子散热设计同步分析,让设计人员可以无缝利用 ECAD 和 MCAD 对机电系统进行多物理场仿真
四态硬件仿真应用可加速需要 X 态传播的仿真任务
在身处技术驱动的大环境中,半导体设计需要做到更迅速、更节能以及更稳健。为了满足这一需求,半导体制造企业需要不断突破技术创新。通过对更多参数及其影响的分析,客户才能实现较现行设计方法更优秀的 PPA 目标。例如,全局额定值或全局的裕度会造成性能和功耗的显著浪费。
2018 年,汽车行业“缺芯”潮来得猝不及防,而后波及所有电子元器件品类,自此汽车电子“一芯难求”成为街头巷尾热议的话题。今天,我们看到经过几年的上游扩产,叠加近期汽车终端市场的不景气因素,缺芯现象得到明显缓解,仅剩下少部分主控芯片依旧维持长交付周期的状态。
Neo NPU 可有效地处理来自任何主处理器的负载,单核可从 8 GOPS 扩展到 80 TOPS,多核可扩展到数百 TOPS
2023 年,生成式 AI 如同当红炸子鸡,吸引着全球的目光。当前,围绕这一领域的竞争愈发白热化,全球陷入百模大战,并朝着千模大战奋进。在这场潮流中,AI 芯片成为支撑引擎,为大模型应用提供强有力的支持。